JPH06236289A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH06236289A JPH06236289A JP5019784A JP1978493A JPH06236289A JP H06236289 A JPH06236289 A JP H06236289A JP 5019784 A JP5019784 A JP 5019784A JP 1978493 A JP1978493 A JP 1978493A JP H06236289 A JPH06236289 A JP H06236289A
- Authority
- JP
- Japan
- Prior art keywords
- register group
- failure
- register
- flag
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Retry When Errors Occur (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【構成】 中央処理装置内に第一および第二のレジスタ
群を設け、第一のレジスタ群にデータを書込ん後に第二
のレジスタ群に同じデータを書込み、中央処理装置内の
第二のレジスタ群以外の部分に障害が発生したとき、そ
の時点における演算結果の第二のレジスタ群への書込み
を抑止し、第二のレジスタ群に障害が発生したことを検
出したとき、モードフラッグによって障害処理ルーチン
を起動し、障害処理プロセッサによって障害発生時点に
おける第一のレジスタ群および第二のレジスタ群のデー
タを第三のレジスタ群に格納し、中央処理装置をリセッ
トした後、ＣＳＶＲＥフラグが“０”のときは第三のレ
ジスタ群に格納しておいた第二のレジスタ群のデータを
第一のレジスタ群および第二のレジスタ群にリカバリ
し、ＣＳＶＲＥフラグが“１”のときは第三のレジスタ
群に格納しておいた第一のレジスタ群のデータを第一の
レジスタ群および第二のレジスタ群にリカバリして障害
が発生した時点からの再試行を行う。 【効果】常に命令の再試行を行うことが可能になる。
群を設け、第一のレジスタ群にデータを書込ん後に第二
のレジスタ群に同じデータを書込み、中央処理装置内の
第二のレジスタ群以外の部分に障害が発生したとき、そ
の時点における演算結果の第二のレジスタ群への書込み
を抑止し、第二のレジスタ群に障害が発生したことを検
出したとき、モードフラッグによって障害処理ルーチン
を起動し、障害処理プロセッサによって障害発生時点に
おける第一のレジスタ群および第二のレジスタ群のデー
タを第三のレジスタ群に格納し、中央処理装置をリセッ
トした後、ＣＳＶＲＥフラグが“０”のときは第三のレ
ジスタ群に格納しておいた第二のレジスタ群のデータを
第一のレジスタ群および第二のレジスタ群にリカバリ
し、ＣＳＶＲＥフラグが“１”のときは第三のレジスタ
群に格納しておいた第一のレジスタ群のデータを第一の
レジスタ群および第二のレジスタ群にリカバリして障害
が発生した時点からの再試行を行う。 【効果】常に命令の再試行を行うことが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にその障害処理手段に関する。
にその障害処理手段に関する。
【０００２】
【従来の技術】従来の情報処理装置における障害処理手
段は、中央処理装置（ＣＰＵ）内で障害が発生した場
合、その時点における前記中央処理装置における演算結
果を第一のレジスタ群（ＳＶＲ）に書込んでしまったと
きは、障害発生時点からの命令の再試行が不可能な構成
となっている。
段は、中央処理装置（ＣＰＵ）内で障害が発生した場
合、その時点における前記中央処理装置における演算結
果を第一のレジスタ群（ＳＶＲ）に書込んでしまったと
きは、障害発生時点からの命令の再試行が不可能な構成
となっている。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
情報処理装置においては、ＣＰＵ内で障害が発生した場
合、その時点における演算結果をＳＶＲに書込んでしま
うと、命令の再試行が不可能であるという欠点を有して
いる。
情報処理装置においては、ＣＰＵ内で障害が発生した場
合、その時点における演算結果をＳＶＲに書込んでしま
うと、命令の再試行が不可能であるという欠点を有して
いる。
【０００４】
【課題を解決するための手段】本発明の情報処理装置
は、中央処理装置内の演算部に第一のレジスタ群と第二
のレジスタ群とを有し、前記第一のレジスタ群にデータ
を書込んだ時点以降に前記第二のレジスタ群に同じデー
タを書込み、前記中央処理装置内の前記第二のレジスタ
群以外の部分に障害が発生したとき、その時点における
前記中央処理装置における演算結果の前記第二のレジス
タ群への書込みを抑止して障害表示フラグを点灯して障
害処理プロセッサに対して報告する手段を備えたもので
あり、更に、第二のレジスタ群に障害が発生したか否か
を周期的にチェックする手段を備え、第二のレジスタ群
に障害が発生したことを検出したとき、モードフラッグ
によってＣＰＬ−ＦＷの割出し要因としてＦＷ制御部に
報告して障害処理ルーチンを起動する場合と、障害表示
フラグを点灯させて障害処理プロセッサに対して報告す
る場合とを切換える手段を備え、障害処理ルーチンを起
動したとき、ＣＰＵ−ＦＷにおいて第二のレジスタ群に
おいいて障害が発生したことを示すＣＳＶＲＥフラグを
セットして障害表示フラグを点灯させ、障害報告を受け
た障害処理プロセッサによって障害発生時点における第
一のレジスタ群および第二のレジスタ群のデータを第三
のレジスタ群に格納し、中央処理装置をリセットした
後、前記ＣＳＶＲＥフラグが“０”になったとき前記第
三のレジスタ群に格納しておいた前記第二のレジスタ群
のデータを前記第一のレジスタ群および前記第二のレジ
スタ群にリカバリし、前記ＣＳＶＲＥフラグが“１”に
なったとき前記第三のレジスタ群に格納しておいた前記
第一のレジスタ群のデータを前記第一のレジスタ群およ
び前記第二のレジスタ群にリカバリし、障害が発生した
時点からの再試行を行う手段を備えたものである。
は、中央処理装置内の演算部に第一のレジスタ群と第二
のレジスタ群とを有し、前記第一のレジスタ群にデータ
を書込んだ時点以降に前記第二のレジスタ群に同じデー
タを書込み、前記中央処理装置内の前記第二のレジスタ
群以外の部分に障害が発生したとき、その時点における
前記中央処理装置における演算結果の前記第二のレジス
タ群への書込みを抑止して障害表示フラグを点灯して障
害処理プロセッサに対して報告する手段を備えたもので
あり、更に、第二のレジスタ群に障害が発生したか否か
を周期的にチェックする手段を備え、第二のレジスタ群
に障害が発生したことを検出したとき、モードフラッグ
によってＣＰＬ−ＦＷの割出し要因としてＦＷ制御部に
報告して障害処理ルーチンを起動する場合と、障害表示
フラグを点灯させて障害処理プロセッサに対して報告す
る場合とを切換える手段を備え、障害処理ルーチンを起
動したとき、ＣＰＵ−ＦＷにおいて第二のレジスタ群に
おいいて障害が発生したことを示すＣＳＶＲＥフラグを
セットして障害表示フラグを点灯させ、障害報告を受け
た障害処理プロセッサによって障害発生時点における第
一のレジスタ群および第二のレジスタ群のデータを第三
のレジスタ群に格納し、中央処理装置をリセットした
後、前記ＣＳＶＲＥフラグが“０”になったとき前記第
三のレジスタ群に格納しておいた前記第二のレジスタ群
のデータを前記第一のレジスタ群および前記第二のレジ
スタ群にリカバリし、前記ＣＳＶＲＥフラグが“１”に
なったとき前記第三のレジスタ群に格納しておいた前記
第一のレジスタ群のデータを前記第一のレジスタ群およ
び前記第二のレジスタ群にリカバリし、障害が発生した
時点からの再試行を行う手段を備えたものである。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示すブロック
図、図２は図１の実施例のＣＰＵ−ＦＷ部を示すブロッ
ク図、図３は図１の実施例の動作を示すフローチャート
である。
図、図２は図１の実施例のＣＰＵ−ＦＷ部を示すブロッ
ク図、図３は図１の実施例の動作を示すフローチャート
である。
【０００７】図１の実施例は、演算部３１と、Ｗステー
ジ３２と、Ｓステージ３３と、Ｃステージ３４とで構成
されている。
ジ３２と、Ｓステージ３３と、Ｃステージ３４とで構成
されている。
【０００８】演算部３１の演算回路１で演算された結果
は、Ｗステージ３２のレジスタ（ＷＤ）１２に格納され
る。演算回路１内の障害検出回路２３は、演算回路１内
の複数のブロックのそれぞれに対応して複数個設けられ
ている。レジスタ（ＷＤ）１２のデータは、レジスタ
（ＷＡ）１１によって示されるレジスタ群（ＳＶＲ）３
のアドレスに、フラグ（Ｗ）１７の指示によって書込ま
れる。また、複数個の障害検出回路２３によって検出さ
れた障害の情報は、フリップフロップによって構成され
た複数個のフラグを有するフラグ群５に格納される。
は、Ｗステージ３２のレジスタ（ＷＤ）１２に格納され
る。演算回路１内の障害検出回路２３は、演算回路１内
の複数のブロックのそれぞれに対応して複数個設けられ
ている。レジスタ（ＷＤ）１２のデータは、レジスタ
（ＷＡ）１１によって示されるレジスタ群（ＳＶＲ）３
のアドレスに、フラグ（Ｗ）１７の指示によって書込ま
れる。また、複数個の障害検出回路２３によって検出さ
れた障害の情報は、フリップフロップによって構成され
た複数個のフラグを有するフラグ群５に格納される。
【０００９】Ｓステージ３３のレジスタ（ＣＷＡ）１３
およびレジスタ（ＣＷＤ）１４およびフラグ（ＣＷ）１
８は、それぞれＷステージ３２のレジスタ（ＷＡ）１１
およびレジスタ（ＷＤ）１２およびフラグ（Ｗ）１７か
らデータを受取り、フラグ（Ｅ）１９は、オア回路６を
介してフラグ群５の論理和のデータを格納する。レジス
タ（ＣＷＤ）１４のデータは、レジスタ（ＣＷＡ）１３
によって示されるレジスタ群（ＣＳＶＲ）４のアドレス
に、アンド回路８によるフラグ（ＣＷ）１８およびフラ
グ（Ｅ）１９の論理積の指示によって書込まれる。レジ
スタ（ＣＲＡ）１５は、レジスタ群（ＣＳＶＲ）４のリ
ードアドレスを保持しているレジスタでいあり、マシン
サイクルの１回毎に１ずつ加算されたアドレス値がセッ
トされる。
およびレジスタ（ＣＷＤ）１４およびフラグ（ＣＷ）１
８は、それぞれＷステージ３２のレジスタ（ＷＡ）１１
およびレジスタ（ＷＤ）１２およびフラグ（Ｗ）１７か
らデータを受取り、フラグ（Ｅ）１９は、オア回路６を
介してフラグ群５の論理和のデータを格納する。レジス
タ（ＣＷＤ）１４のデータは、レジスタ（ＣＷＡ）１３
によって示されるレジスタ群（ＣＳＶＲ）４のアドレス
に、アンド回路８によるフラグ（ＣＷ）１８およびフラ
グ（Ｅ）１９の論理積の指示によって書込まれる。レジ
スタ（ＣＲＡ）１５は、レジスタ群（ＣＳＶＲ）４のリ
ードアドレスを保持しているレジスタでいあり、マシン
サイクルの１回毎に１ずつ加算されたアドレス値がセッ
トされる。
【００１０】レジスタ（ＣＲＡ）１５のアドレスによっ
てレジスタ群（ＣＳＶＲ）４から読出されたデータは、
Ｃステージ３４のレジスタ（ＣＶＲ）１６に格納され、
障害検出回路２によって障害の有無が検出される。障害
検出回路２によって検出された障害の情報は、その障害
をＣＰＵのファームウエア（ＣＰＵ−ＦＷ）部２５に割
出すかまたは障害処理プロセッサ（ＤＧＰ）２４に報告
するかを指定するフラグ（ＭＤＦ）２０とアンド回路９
によって論理積がとられてオア回路７に入力する。オア
回路７は、アンド回路９の出力信号とＣＰＵ−ＦＷ部２
５が発行するＥＩＦ点灯信号４１とフラグ（Ｅ）１９の
出力信号と論理和をとり、その結果をフラグ（ＥＩＦ）
２１にセットする。障害検出回路２によって検出された
障害の情報は、また、アンド回路１０によってフラグ
（ＭＤＦ）２０を反転した信号との論理積がとられ、そ
の結果はフラグ（ＥＶＥＮＴ）２２にセットされる。
てレジスタ群（ＣＳＶＲ）４から読出されたデータは、
Ｃステージ３４のレジスタ（ＣＶＲ）１６に格納され、
障害検出回路２によって障害の有無が検出される。障害
検出回路２によって検出された障害の情報は、その障害
をＣＰＵのファームウエア（ＣＰＵ−ＦＷ）部２５に割
出すかまたは障害処理プロセッサ（ＤＧＰ）２４に報告
するかを指定するフラグ（ＭＤＦ）２０とアンド回路９
によって論理積がとられてオア回路７に入力する。オア
回路７は、アンド回路９の出力信号とＣＰＵ−ＦＷ部２
５が発行するＥＩＦ点灯信号４１とフラグ（Ｅ）１９の
出力信号と論理和をとり、その結果をフラグ（ＥＩＦ）
２１にセットする。障害検出回路２によって検出された
障害の情報は、また、アンド回路１０によってフラグ
（ＭＤＦ）２０を反転した信号との論理積がとられ、そ
の結果はフラグ（ＥＶＥＮＴ）２２にセットされる。
【００１１】ＣＰＵ−ＦＷ部２５は、図２に示すよう
に、ランダムアクセスメモリ（ＲＡＭ）で構成されてい
るＦＷ記憶部５４のデータは、ＦＷ記憶部５４の読出し
アドレスを保持しているレジスタ（ＣＳＡ）５１の指定
によって読出され、レジスタ（ＣＳＲ）５２に格納され
る。ＣＳＶＲＥフィールドが“１”にならばフラグ（Ｃ
ＳＶＲＥ）５３が点灯され、ＥＩＦフィールドが“１”
にならばフラグ（ＥＩＦ）２１（図１参照）が点灯され
る。セレクタ５５は、アンド回路５６におけるフラグ
（ＥＶＥＮＴ）２２（図１参照）の出力信号４５と命令
指示信号４４との論理積の結果によって制御され、その
結果が“０”のときは次に実行される命令のアドレス
を、“０”のときはレジスタ（固定アドレス）５０が保
持している障害処理ルーチンのスタートアドレスを選択
する。
に、ランダムアクセスメモリ（ＲＡＭ）で構成されてい
るＦＷ記憶部５４のデータは、ＦＷ記憶部５４の読出し
アドレスを保持しているレジスタ（ＣＳＡ）５１の指定
によって読出され、レジスタ（ＣＳＲ）５２に格納され
る。ＣＳＶＲＥフィールドが“１”にならばフラグ（Ｃ
ＳＶＲＥ）５３が点灯され、ＥＩＦフィールドが“１”
にならばフラグ（ＥＩＦ）２１（図１参照）が点灯され
る。セレクタ５５は、アンド回路５６におけるフラグ
（ＥＶＥＮＴ）２２（図１参照）の出力信号４５と命令
指示信号４４との論理積の結果によって制御され、その
結果が“０”のときは次に実行される命令のアドレス
を、“０”のときはレジスタ（固定アドレス）５０が保
持している障害処理ルーチンのスタートアドレスを選択
する。
【００１２】次に、上述のように構成した情報処理装置
の動作について図３を参照して説明する。
の動作について図３を参照して説明する。
【００１３】レジスタ群（ＣＳＶＲ）４の障害をＣＰＵ
−ＦＷ部２５に割出すモードのときは、レジスタ群（Ｃ
ＳＶＲ）４の障害が発生すると、障害検出回路２の出力
信号は“１”となり、フラグ（ＭＤＦ）２０の出力信号
は“０”であるため、アンド回路９の出力信号は“０”
となる。また、ＣＰＵ−ＦＷ部２５からのＥＩＦ点灯信
号４１は“０”であるため、フラグ（ＥＩＦ）２１は点
灯しない。しかし、フラグ（ＭＤＦ）２０を反転した信
号は“１”となるため、アンド回路１０の出力信号は
“１”となり、フラグ（ＥＶＥＮＴ）２２は点灯する。
−ＦＷ部２５に割出すモードのときは、レジスタ群（Ｃ
ＳＶＲ）４の障害が発生すると、障害検出回路２の出力
信号は“１”となり、フラグ（ＭＤＦ）２０の出力信号
は“０”であるため、アンド回路９の出力信号は“０”
となる。また、ＣＰＵ−ＦＷ部２５からのＥＩＦ点灯信
号４１は“０”であるため、フラグ（ＥＩＦ）２１は点
灯しない。しかし、フラグ（ＭＤＦ）２０を反転した信
号は“１”となるため、アンド回路１０の出力信号は
“１”となり、フラグ（ＥＶＥＮＴ）２２は点灯する。
【００１４】このフラグ（ＥＶＥＮＴ）２２の出力信号
４５と命令指示信号４４とにより、セレクタ５５におい
てレジスタ（固定アドレス）５０の出力である障害処理
ルーチンのスタートアドレスが選択されて、レジスタ
（ＣＳＡ）５１にセットされる。
４５と命令指示信号４４とにより、セレクタ５５におい
てレジスタ（固定アドレス）５０の出力である障害処理
ルーチンのスタートアドレスが選択されて、レジスタ
（ＣＳＡ）５１にセットされる。
【００１５】障害処理ルーチンが起動される（ステップ
７１）と、フラグ（ＥＶＥＮＴ）２２がリセットされ
（ステップ７２）、フラグ（ＣＳＶＲＥ）５３とフラグ
（ＥＩＦ）２１が点灯する（ステップ７３およびステッ
プ７４）。
７１）と、フラグ（ＥＶＥＮＴ）２２がリセットされ
（ステップ７２）、フラグ（ＣＳＶＲＥ）５３とフラグ
（ＥＩＦ）２１が点灯する（ステップ７３およびステッ
プ７４）。
【００１６】フラグ（ＥＩＦ）２１によってＣＰＵの障
害が障害処理プロセッサ（ＤＧＰ）２４に報告される
と、ＤＧＰ２４は障害処理を開始する（ステップ７
５）。ＤＧＰ２４は、まずレジスタ群（ＳＶＲ）３のデ
ータとレジスタ群（ＣＳＶＲ）４のデータとを第三のレ
ジスタ群（ＣＳＶＲＥ）（図示省略）に格納した後（ス
テップ７６）、ＣＰＵをリセットする（ステップ７
７）。このとき、フラグ（ＣＳＶＲＥ）５３が“１”で
あるので（ステップ７８）、第三のレジスタ群（ＣＳＶ
ＲＥ）に格納しておいたレジスタ群（ＳＶＲ）３のデー
タをＣＰＵのレジスタ群（ＳＶＲ）３とレジスタ群４と
にリカバリし（ステップ７９）、命令の再試行を行う
（ステップ８１）。
害が障害処理プロセッサ（ＤＧＰ）２４に報告される
と、ＤＧＰ２４は障害処理を開始する（ステップ７
５）。ＤＧＰ２４は、まずレジスタ群（ＳＶＲ）３のデ
ータとレジスタ群（ＣＳＶＲ）４のデータとを第三のレ
ジスタ群（ＣＳＶＲＥ）（図示省略）に格納した後（ス
テップ７６）、ＣＰＵをリセットする（ステップ７
７）。このとき、フラグ（ＣＳＶＲＥ）５３が“１”で
あるので（ステップ７８）、第三のレジスタ群（ＣＳＶ
ＲＥ）に格納しておいたレジスタ群（ＳＶＲ）３のデー
タをＣＰＵのレジスタ群（ＳＶＲ）３とレジスタ群４と
にリカバリし（ステップ７９）、命令の再試行を行う
（ステップ８１）。
【００１７】ＣＰＵのレジスタ群（ＣＳＶＲ）４以外の
部分のの障害が発生したときは、演算回路１内の障害検
出回路２３において障害の発生が検出される。これによ
り、フラグ群５の中の１個のフラグが点灯し、オア回路
６を介してフラグ（Ｅ）１９が点灯する。フラグ（Ｅ）
１９の点灯により、レジスタ群（ＣＳＶＲ）４に対する
演算結果の書込みが抑止され、同時にオア回路７を介し
てフラグ（ＥＩＦ）２１が点灯する。このとき、レジス
タ群（ＳＶＲ）３には、障害が発生した時点の演算結果
が既に書込まれている。フラグ（ＥＩＦ）２１によって
ＣＰＵの障害が障害処理プロセッサ（ＤＧＰ）２４に報
告され、ＤＧＰ２４が障害処理を開始する（ステップ７
５）。ＤＧＰ２４は、まずレジスタ群（ＳＶＲ）３のデ
ータとレジスタ群（ＣＳＶＲ）４のデータとを第三のレ
ジスタ群（ＣＳＶＲＥ）（図示省略）に格納した後（ス
テップ７６）、ＣＰＵをリセットする（ステップ７
７）。このとき、フラグ（ＣＳＶＲＥ）５３が“０”で
あるので（ステップ７８）、第三のレジスタ群（ＣＳＶ
ＲＥ）に格納しておいたレジスタ群（ＣＳＶＲ）４のデ
ータをＣＰＵのレジスタ群（ＳＶＲ）３とレジスタ群
（ＣＳＶＲ）４とにリカバリし（ステップ８０）、命令
の再試行を行う（ステップ８１）。
部分のの障害が発生したときは、演算回路１内の障害検
出回路２３において障害の発生が検出される。これによ
り、フラグ群５の中の１個のフラグが点灯し、オア回路
６を介してフラグ（Ｅ）１９が点灯する。フラグ（Ｅ）
１９の点灯により、レジスタ群（ＣＳＶＲ）４に対する
演算結果の書込みが抑止され、同時にオア回路７を介し
てフラグ（ＥＩＦ）２１が点灯する。このとき、レジス
タ群（ＳＶＲ）３には、障害が発生した時点の演算結果
が既に書込まれている。フラグ（ＥＩＦ）２１によって
ＣＰＵの障害が障害処理プロセッサ（ＤＧＰ）２４に報
告され、ＤＧＰ２４が障害処理を開始する（ステップ７
５）。ＤＧＰ２４は、まずレジスタ群（ＳＶＲ）３のデ
ータとレジスタ群（ＣＳＶＲ）４のデータとを第三のレ
ジスタ群（ＣＳＶＲＥ）（図示省略）に格納した後（ス
テップ７６）、ＣＰＵをリセットする（ステップ７
７）。このとき、フラグ（ＣＳＶＲＥ）５３が“０”で
あるので（ステップ７８）、第三のレジスタ群（ＣＳＶ
ＲＥ）に格納しておいたレジスタ群（ＣＳＶＲ）４のデ
ータをＣＰＵのレジスタ群（ＳＶＲ）３とレジスタ群
（ＣＳＶＲ）４とにリカバリし（ステップ８０）、命令
の再試行を行う（ステップ８１）。
【００１８】
【発明の効果】以上説明したように、本発明の情報処理
装置は、中央処理装置内に第一のレジスタ群と第二のレ
ジスタ群とを設け、第一のレジスタ群にデータを書込ん
後に第二のレジスタ群に同じデータを書込み、中央処理
装置内の第二のレジスタ群以外の部分に障害が発生した
とき、その時点における演算結果の第二のレジスタ群へ
の書込みを抑止し、第二のレジスタ群に障害が発生した
ことを検出したとき、モードフラッグによってＣＰＬ−
ＦＷの割出し要因としてＦＷ制御部に報告して障害処理
ルーチンを起動し、障害処理プロセッサによって障害発
生時点における第一のレジスタ群および第二のレジスタ
群のデータを第三のレジスタ群に格納し、中央処理装置
をリセットした後、ＣＳＶＲＥフラグが“０”のときは
第三のレジスタ群に格納しておいた第二のレジスタ群の
データを第一のレジスタ群および第二のレジスタ群にリ
カバリし、ＣＳＶＲＥフラグが“１”のときは第三のレ
ジスタ群に格納しておいた第一のレジスタ群のデータを
第一のレジスタ群および第二のレジスタ群にリカバリし
て障害が発生した時点からの再試行を行うことにより、
常に命令の再試行を行うことが可能になるという効果が
ある。
装置は、中央処理装置内に第一のレジスタ群と第二のレ
ジスタ群とを設け、第一のレジスタ群にデータを書込ん
後に第二のレジスタ群に同じデータを書込み、中央処理
装置内の第二のレジスタ群以外の部分に障害が発生した
とき、その時点における演算結果の第二のレジスタ群へ
の書込みを抑止し、第二のレジスタ群に障害が発生した
ことを検出したとき、モードフラッグによってＣＰＬ−
ＦＷの割出し要因としてＦＷ制御部に報告して障害処理
ルーチンを起動し、障害処理プロセッサによって障害発
生時点における第一のレジスタ群および第二のレジスタ
群のデータを第三のレジスタ群に格納し、中央処理装置
をリセットした後、ＣＳＶＲＥフラグが“０”のときは
第三のレジスタ群に格納しておいた第二のレジスタ群の
データを第一のレジスタ群および第二のレジスタ群にリ
カバリし、ＣＳＶＲＥフラグが“１”のときは第三のレ
ジスタ群に格納しておいた第一のレジスタ群のデータを
第一のレジスタ群および第二のレジスタ群にリカバリし
て障害が発生した時点からの再試行を行うことにより、
常に命令の再試行を行うことが可能になるという効果が
ある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例のＣＰＬ−ＦＷ部を示すブロック
図である。
図である。
【図３】図１の実施例の動作を示すフローチャートであ
る。
る。
１ 演算回路 ２・２３ 障害検出回路 ３・４ レジスタ群 ５ フラグ群 ６・７ オア回路 ８・９・１０・５６ アンド回路 １１〜１６・５０〜５２ レジスタ １７〜２２・５３ フラグ ２４ 障害処理プロセッサ（ＤＧＰ） ２５ ＣＰＵ−ＦＷ部 ３１ 演算部 ３２ Ｗステージ ３３ Ｓステージ ３４ Ｃステージ ５４ ＦＷ記憶部 ５５ セレクタ ４１ ＥＩＦ点灯信号 ４４ 命令指示信号 ４５ 出力信号 ７１〜８１ ステップ
Claims (4)
- 【請求項１】 中央処理装置内の演算部に第一のレジス
タ群と第二のレジスタ群とを有し、前記第一のレジスタ
群にデータを書込んだ時点以降に前記第二のレジスタ群
に同じデータを書込み、前記中央処理装置内の前記第二
のレジスタ群以外の部分に障害が発生したとき、その時
点における前記中央処理装置における演算結果の前記第
二のレジスタ群への書込みを抑止して障害表示フラグを
点灯して障害処理プロセッサに対して報告する手段を備
えることを特徴とする情報処理装置。 - 【請求項２】 第二のレジスタ群に障害が発生したか否
かを周期的にチェックする手段を備えることを特徴とす
る請求項１記載の情報処理装置。 - 【請求項３】 第二のレジスタ群に障害が発生したこと
を検出したとき、モードフラッグによってＣＰＵ−ＦＷ
の割出し要因としてＦＷ制御部に報告して障害処理ルー
チンを起動する場合と、障害表示フラグを点灯させて障
害処理プロセッサに対して報告する場合とを切換える手
段を備えることを特徴とする請求項２記載の情報処理装
置。 - 【請求項４】 障害処理ルーチンを起動したとき、ＣＰ
Ｕ−ＦＷにおいて第二のレジスタ群においいて障害が発
生したことを示すＣＳＶＲＥフラグをセットして障害表
示フラグを点灯させ、障害報告を受けた障害処理プロセ
ッサによって障害発生時点における第一のレジスタ群お
よび第二のレジスタ群のデータを第三のレジスタ群に格
納し、中央処理装置をリセットした後、前記ＣＳＶＲＥ
フラグが“０”になったとき前記第三のレジスタ群に格
納しておいた前記第二のレジスタ群のデータを前記第一
のレジスタ群および前記第二のレジスタ群にリカバリ
し、前記ＣＳＶＲＥフラグが“１”になったとき前記第
三のレジスタ群に格納しておいた前記第一のレジスタ群
のデータを前記第一のレジスタ群および前記第二のレジ
スタ群にリカバリし、障害が発生した時点からの再試行
を行う手段を備えることを特徴とする請求項３記載の情
報処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019784A JPH06236289A (ja) | 1993-02-08 | 1993-02-08 | 情報処理装置 |
| EP94101822A EP0610856A1 (en) | 1993-02-08 | 1994-02-07 | Error recovery mechanism for software visible registers in computer systems |
| CA 2115124 CA2115124A1 (en) | 1993-02-08 | 1994-02-07 | Error recovery mechanism for software visible registers in computer systems |
| TW83100997A TW244380B (ja) | 1993-02-08 | 1994-02-07 | |
| AU54981/94A AU669410B2 (en) | 1993-02-08 | 1994-02-08 | Error recovery mechanism for software visible registers in computer systems |
| BR9400269A BR9400269A (pt) | 1993-02-08 | 1994-02-08 | Mecanismo de recuperação de erros |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019784A JPH06236289A (ja) | 1993-02-08 | 1993-02-08 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236289A true JPH06236289A (ja) | 1994-08-23 |
Family
ID=12008961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5019784A Pending JPH06236289A (ja) | 1993-02-08 | 1993-02-08 | 情報処理装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0610856A1 (ja) |
| JP (1) | JPH06236289A (ja) |
| AU (1) | AU669410B2 (ja) |
| BR (1) | BR9400269A (ja) |
| CA (1) | CA2115124A1 (ja) |
| TW (1) | TW244380B (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137632A (ja) * | 1974-04-19 | 1975-10-31 | ||
| JPS57137949A (en) * | 1981-02-18 | 1982-08-25 | Nec Corp | Error recovery system of logical device |
| JPS60250440A (ja) * | 1984-05-25 | 1985-12-11 | Fujitsu Ltd | リトライ制御方式 |
| JPH0431930A (ja) * | 1990-05-29 | 1992-02-04 | Casio Comput Co Ltd | データ処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211256C2 (de) * | 1982-03-26 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage |
| JPS623347A (ja) * | 1985-06-28 | 1987-01-09 | Yokogawa Hewlett Packard Ltd | エラ−回復情報退避方式 |
| JPS63156236A (ja) * | 1986-12-19 | 1988-06-29 | Toshiba Corp | レジスタ装置 |
| JPH0752399B2 (ja) * | 1988-06-30 | 1995-06-05 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶システム |
| US5229999A (en) * | 1990-10-05 | 1993-07-20 | Bull Hn Information Systems Inc. | Method and apparatus for integrity testing of fault monitoring logic |
| US5293613A (en) * | 1991-08-29 | 1994-03-08 | International Business Machines Corporation | Recovery control register |
-
1993
- 1993-02-08 JP JP5019784A patent/JPH06236289A/ja active Pending
-
1994
- 1994-02-07 CA CA 2115124 patent/CA2115124A1/en not_active Abandoned
- 1994-02-07 EP EP94101822A patent/EP0610856A1/en not_active Withdrawn
- 1994-02-07 TW TW83100997A patent/TW244380B/zh active
- 1994-02-08 BR BR9400269A patent/BR9400269A/pt not_active Application Discontinuation
- 1994-02-08 AU AU54981/94A patent/AU669410B2/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137632A (ja) * | 1974-04-19 | 1975-10-31 | ||
| JPS57137949A (en) * | 1981-02-18 | 1982-08-25 | Nec Corp | Error recovery system of logical device |
| JPS60250440A (ja) * | 1984-05-25 | 1985-12-11 | Fujitsu Ltd | リトライ制御方式 |
| JPH0431930A (ja) * | 1990-05-29 | 1992-02-04 | Casio Comput Co Ltd | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2115124A1 (en) | 1994-08-09 |
| AU669410B2 (en) | 1996-06-06 |
| BR9400269A (pt) | 1994-08-09 |
| AU5498194A (en) | 1994-08-11 |
| TW244380B (ja) | 1995-04-01 |
| EP0610856A1 (en) | 1994-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006018684A (ja) | タスク管理システム | |
| JPS588018B2 (ja) | 多重プロセッサシステム | |
| JPH06236289A (ja) | 情報処理装置 | |
| JP2007087413A (ja) | ルックアップしたエントリーの重複検出方法および装置 | |
| JP2759824B2 (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPH04165548A (ja) | メモリアドレス制御方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JP2768371B2 (ja) | ランダムアクセスメモリの検査方法 | |
| JPH08110877A (ja) | Ｒｏｍ内容のコピー方式 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH04156641A (ja) | レジスタアクセス装置 | |
| JPS59226919A (ja) | 情報処理システム運転方式 | |
| JPS63201737A (ja) | コンピユ−タプログラム開発支援方法およびその装置 | |
| JPH0235547A (ja) | スタテイツクｒａｍブロツク試験方式 | |
| JPH04271430A (ja) | データバッファ装置 | |
| JP2000200199A (ja) | 情報処理装置および情報処理装置における初期化方法と再試行方法 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS59216255A (ja) | 割込みスタツクエリアのエラ−検出方式 | |
| JPH04182839A (ja) | マイクロプログラムのデバッグ方式 | |
| JPH04140864A (ja) | データ処理装置 | |
| JPH07160593A (ja) | 記憶データのエラー訂正方法 | |
| JPH05165735A (ja) | パリティエラー発生メモリ素子の識別方式 | |
| JPH07219858A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |