JPH06338519A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06338519A JPH06338519A JP12874693A JP12874693A JPH06338519A JP H06338519 A JPH06338519 A JP H06338519A JP 12874693 A JP12874693 A JP 12874693A JP 12874693 A JP12874693 A JP 12874693A JP H06338519 A JPH06338519 A JP H06338519A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- insulating substrate
- semiconductor device
- bonding pad
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】この発明は、ボンディングパッド電極の密着性
を向上し、剥がれを防止した半導体装置を提供すること
を目的とする。 【構成】この発明の半導体装置は、半絶縁性基板１と、
この半絶縁性基板上に形成されたエピタキシャル層２
と、少なくとも半絶縁性基板の一部に直接形成されたボ
ンディングパッド電極６と、を少なくとも具備し、上記
の目的を達成することが出来る。
を向上し、剥がれを防止した半導体装置を提供すること
を目的とする。 【構成】この発明の半導体装置は、半絶縁性基板１と、
この半絶縁性基板上に形成されたエピタキシャル層２
と、少なくとも半絶縁性基板の一部に直接形成されたボ
ンディングパッド電極６と、を少なくとも具備し、上記
の目的を達成することが出来る。
Description
【０００１】
【産業上の利用分野】この発明は、HEMT(High Electron
Mobility Transitor)あるいはHBT(HeteroBipola Trans
itor) に使用されるヘテロ接合を有する半導体装置に関
する。
Mobility Transitor)あるいはHBT(HeteroBipola Trans
itor) に使用されるヘテロ接合を有する半導体装置に関
する。
【０００２】
【従来の技術】従来、ヘテロ接合の半導体装置は図２に
示すように構成され、半絶縁性基板11上にエピタキシャ
ル層12が形成されている。このエピタキシャル層12上に
は活性層13が形成され、この活性層13上にゲ−ト電極14
とオ−ミック電極15とが形成されている。このオ−ミッ
ク電極15の大部分を覆うと共に、活性層13の側面および
エピタキシャル層12の周縁部に、ボンディングパッド電
極16が形成されている。そして、このボンディングパッ
ド電極16にはボンディングワイヤ17が接合されている。
示すように構成され、半絶縁性基板11上にエピタキシャ
ル層12が形成されている。このエピタキシャル層12上に
は活性層13が形成され、この活性層13上にゲ−ト電極14
とオ−ミック電極15とが形成されている。このオ−ミッ
ク電極15の大部分を覆うと共に、活性層13の側面および
エピタキシャル層12の周縁部に、ボンディングパッド電
極16が形成されている。そして、このボンディングパッ
ド電極16にはボンディングワイヤ17が接合されている。
【０００３】
【発明が解決しようとする課題】ところが、エピタキシ
ャル層12上にボンディングパッド電極16が形成された場
合、ボンディング時の衝撃によりエピタキシャル層12間
の界面にクラックを生じたり、エピタキシャル層12の膜
質により金属との密着性が左右される。この発明は、上
記事情に鑑みなされたもので、ボンディングパッド電極
の密着性を向上し、剥がれを防止した半導体装置を提供
することを目的とする。
ャル層12上にボンディングパッド電極16が形成された場
合、ボンディング時の衝撃によりエピタキシャル層12間
の界面にクラックを生じたり、エピタキシャル層12の膜
質により金属との密着性が左右される。この発明は、上
記事情に鑑みなされたもので、ボンディングパッド電極
の密着性を向上し、剥がれを防止した半導体装置を提供
することを目的とする。
【０００４】
【課題を解決するための手段】この発明は、半絶縁性基
板と、この半絶縁性基板上に形成されたエピタキシャル
層と、少なくとも半絶縁性基板の一部に直接形成された
ボンディングパッド電極と、を少なくとも具備する半導
体装置である。
板と、この半絶縁性基板上に形成されたエピタキシャル
層と、少なくとも半絶縁性基板の一部に直接形成された
ボンディングパッド電極と、を少なくとも具備する半導
体装置である。
【０００５】
【作用】この発明によれば、ボンディングパッド電極の
密着性が向上し、剥がれが未然に防止される。
密着性が向上し、剥がれが未然に防止される。
【０００６】
【実施例】以下、図面を参照して、この発明の一実施例
について詳細に説明する。この発明による半導体装置は
図１に示すように構成され、GaAsからなる半絶縁性基板
１上にアンド−プGaAsからなるエピタキシャル層２が形
成されている。このエピタキシャル層２上には、Ｎ型高
濃度GaAs層とＮ型Al0.25Ga0.75As層とからなる活性層３
が形成されている。この活性層３上にはゲ−ト電極４と
オ−ミック電極５とが形成され、このオ−ミック電極５
の大部分を覆うと共に活性層３およびエピタキシャル層
２の各側面を覆い、更に半絶縁性基板の周縁部にボンデ
ィングパッド電極６が形成されている。そして、このボ
ンディングパッド電極６にはボンディングワイヤ７が接
合されている。
について詳細に説明する。この発明による半導体装置は
図１に示すように構成され、GaAsからなる半絶縁性基板
１上にアンド−プGaAsからなるエピタキシャル層２が形
成されている。このエピタキシャル層２上には、Ｎ型高
濃度GaAs層とＮ型Al0.25Ga0.75As層とからなる活性層３
が形成されている。この活性層３上にはゲ−ト電極４と
オ−ミック電極５とが形成され、このオ−ミック電極５
の大部分を覆うと共に活性層３およびエピタキシャル層
２の各側面を覆い、更に半絶縁性基板の周縁部にボンデ
ィングパッド電極６が形成されている。そして、このボ
ンディングパッド電極６にはボンディングワイヤ７が接
合されている。
【０００７】このような半導体装置を製造するには、先
ずGaAsからなる半絶縁性基板１上にアンド−プGaAsから
なるエピタキシャル層２を形成する。このエピタキシャ
ル層２上に、厚さ300 オングストロ−ム，Siド−ピング
濃度２Ｅ18cm-3のＮ型Al0.25Ga0.75As層と厚さ500 オン
グストロ−ム，Siド−ピング濃度２Ｅ18cm-3のＮ型高濃
度GaAs層とを順次積層して活性層３を形成する。こうし
てエピタキシャル・ウェハが完成する。
ずGaAsからなる半絶縁性基板１上にアンド−プGaAsから
なるエピタキシャル層２を形成する。このエピタキシャ
ル層２上に、厚さ300 オングストロ−ム，Siド−ピング
濃度２Ｅ18cm-3のＮ型Al0.25Ga0.75As層と厚さ500 オン
グストロ−ム，Siド−ピング濃度２Ｅ18cm-3のＮ型高濃
度GaAs層とを順次積層して活性層３を形成する。こうし
てエピタキシャル・ウェハが完成する。
【０００８】次に、素子分離の目的で例えば燐酸系エッ
チャントを用いてメサエッチングを深さ約3000オングス
トロ−ム行なった後、島状に残った能動領域にAuGeNiか
らなるオ−ミック電極５を蒸着、合金化熱処理（450
℃，１分）を行なって形成する。その後、ゲ−ト部に電
子ビ−ム描画装置でレジストの窓明けパタ−ンを形成す
る。この後、所望のドレイン電流値になるまで、燐酸系
エッチャントを用いてリセス・エッチングを行なう。
チャントを用いてメサエッチングを深さ約3000オングス
トロ−ム行なった後、島状に残った能動領域にAuGeNiか
らなるオ−ミック電極５を蒸着、合金化熱処理（450
℃，１分）を行なって形成する。その後、ゲ−ト部に電
子ビ−ム描画装置でレジストの窓明けパタ−ンを形成す
る。この後、所望のドレイン電流値になるまで、燐酸系
エッチャントを用いてリセス・エッチングを行なう。
【０００９】更に、500 オングストロ−ムのTiと300 オ
ングストロ−ムのPtと5000オングストロ−ムのAuとから
なるゲ−ト電極４を蒸着、リフトオフ法により形成す
る。その後、ボンディングパッド領域に窓明けパタ−ン
を形成し、例えば燐酸系エッチャントで深さ約5000オン
グストロ−ムのエッチングを行ない、半絶縁性基板１の
一部を露出させる。次に、この露出した半絶縁性基板１
上に、例えば1000オングストロ−ムのTiと500 オングス
トロ−ムのPtと10000 オングストロ−ムのAuとを電子ビ
−ム蒸着で蒸着、リフトオフしてボンディングパッド電
極６を形成する。次いで、このボンディングパッド電極
６上にボンディングワイヤ７を接合する。
ングストロ−ムのPtと5000オングストロ−ムのAuとから
なるゲ−ト電極４を蒸着、リフトオフ法により形成す
る。その後、ボンディングパッド領域に窓明けパタ−ン
を形成し、例えば燐酸系エッチャントで深さ約5000オン
グストロ−ムのエッチングを行ない、半絶縁性基板１の
一部を露出させる。次に、この露出した半絶縁性基板１
上に、例えば1000オングストロ−ムのTiと500 オングス
トロ−ムのPtと10000 オングストロ−ムのAuとを電子ビ
−ム蒸着で蒸着、リフトオフしてボンディングパッド電
極６を形成する。次いで、このボンディングパッド電極
６上にボンディングワイヤ７を接合する。
【００１０】
【発明の効果】この発明によれば、半絶縁性基板の一部
に直接ボンディングパッド電極が形成されているので、
ボンディングパッド電極の密着性が向上し、剥がれが未
然に防止される。即ち、従来はボンディングパッド電極
の剥がれ不良率が約５０％であったのに対し、この発明
では零になった。
に直接ボンディングパッド電極が形成されているので、
ボンディングパッド電極の密着性が向上し、剥がれが未
然に防止される。即ち、従来はボンディングパッド電極
の剥がれ不良率が約５０％であったのに対し、この発明
では零になった。
【図１】この発明の一実施例に係る半導体装置を示す縦
断面図。
断面図。
【図２】従来の半導体装置を示す縦断面図。
１…半絶縁性基板、２…エピタキシャル層、３…活性
層、４…ゲ−ト電極、５…オ−ミック電極、６…ボンデ
ィングパッド電極、７…ボンディングワイヤ。
層、４…ゲ−ト電極、５…オ−ミック電極、６…ボンデ
ィングパッド電極、７…ボンディングワイヤ。
Claims (1)
- 【請求項１】 半絶縁性基板と、この半絶縁性基板上に
形成されたエピタキシャル層と、少なくとも上記半絶縁
性基板の一部に直接形成されたボンディングパッド電極
と、を少なくとも具備することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12874693A JPH06338519A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12874693A JPH06338519A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338519A true JPH06338519A (ja) | 1994-12-06 |
Family
ID=14992440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12874693A Pending JPH06338519A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338519A (ja) |
-
1993
- 1993-05-31 JP JP12874693A patent/JPH06338519A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294411B2 (ja) | 半導体装置の製造方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| US6586319B1 (en) | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance | |
| JPH07111966B2 (ja) | 半導体装置の製造方法 | |
| JPH07245314A (ja) | バイポーラトランジスタ，およびその製造方法 | |
| JPH06338519A (ja) | 半導体装置 | |
| CA1271850A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPH0945890A (ja) | オーミック電極構造、半導体装置およびその製造方法 | |
| JPH0260222B2 (ja) | ||
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| JP3074807B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0685239A (ja) | 半導体装置の製造方法 | |
| JP2559412B2 (ja) | 半導体装置 | |
| EP0460429A2 (en) | Method of making heterojunction bipolar transistor | |
| JP2508173B2 (ja) | 半導体装置の製造方法 | |
| EP0805498A1 (en) | High electron mobility transistor and method of manufacturing same | |
| JPH04286362A (ja) | 化合物半導体素子のオーミック電極構造 | |
| JPS63276275A (ja) | 半導体装置 | |
| JP3222556B2 (ja) | 電極形成方法 | |
| JPS5976437A (ja) | 半導体装置 | |
| JPS6232660A (ja) | 半導体装置及びその製造方法 | |
| JPH0831481B2 (ja) | 電界効果型トランジスタ | |
| JPH0575095A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JPS62122255A (ja) | 化合物半導体装置 |