JPH0642209B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0642209B2 JPH0642209B2 JP61174742A JP17474286A JPH0642209B2 JP H0642209 B2 JPH0642209 B2 JP H0642209B2 JP 61174742 A JP61174742 A JP 61174742A JP 17474286 A JP17474286 A JP 17474286A JP H0642209 B2 JPH0642209 B2 JP H0642209B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- register
- flip
- unit
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理方式に関する。
第２図は従来のものの構成図を示し，情報処理部１は制
御記憶部４による制御で演算等を行なう。診断制御部２
は情報処理部１の障害時に障害箇所を指摘する。アドレ
スレジスタ３は常に次に実行すべき制御記憶部４のアド
レスを保持している。制御記憶部４はアドレスレジスタ
３をアドレスとするメモリで，その出力が後述するレジ
スタ，セレクタ等を制御して演算等を行なう。
御記憶部４による制御で演算等を行なう。診断制御部２
は情報処理部１の障害時に障害箇所を指摘する。アドレ
スレジスタ３は常に次に実行すべき制御記憶部４のアド
レスを保持している。制御記憶部４はアドレスレジスタ
３をアドレスとするメモリで，その出力が後述するレジ
スタ，セレクタ等を制御して演算等を行なう。
フリップフロップ７はパリティ検出回路１６が障害を検
出した時に，信号線１２４の内容を保持し，診断制御部
２がその内容を読み出すと，障害が発生した時にセレク
タ１４はレジスタ１１とレジスタ１２のどちらを出力し
ていたかを示す。
出した時に，信号線１２４の内容を保持し，診断制御部
２がその内容を読み出すと，障害が発生した時にセレク
タ１４はレジスタ１１とレジスタ１２のどちらを出力し
ていたかを示す。
次にその障害の原因となったレジスタ１１またはレジス
タ１２の内容を診断制御装置２が読み出すには，制御記
憶部４にあらかじめ記憶させてあるセレクタ１４がレジ
スタ１１を選択するマイクロ命令のアドレスか，または
セレクタ１４がレジスタ１２を選択するマイクロ命令の
アドレスをアドレスレジスタ３にセットすることによっ
て，信号線１２７上にレジスタ１１またはレジスタ１２
の内容を出力させて読みとる。先に読み出したフリップ
フロップ７の値がレジスタ１１を示しており，かつレジ
スタ１１のデータが正しくなければ，パリティ検出回路
１６がエラーを報告した原因がレジスタ１１にあること
がわかり，また，フリップフロップ７の値がレジスタ１
１を示しており，かつレジスタ１１のデータが正しけれ
ば，障害の原因が信号線１２５，セレクタ１４，信号線
１２７，パリティ検出回路１６，信号線１２８のいずれ
かにあることがわかる。フリップフロップ７の値がレジ
スタ１２を示しているときも同様である。
タ１２の内容を診断制御装置２が読み出すには，制御記
憶部４にあらかじめ記憶させてあるセレクタ１４がレジ
スタ１１を選択するマイクロ命令のアドレスか，または
セレクタ１４がレジスタ１２を選択するマイクロ命令の
アドレスをアドレスレジスタ３にセットすることによっ
て，信号線１２７上にレジスタ１１またはレジスタ１２
の内容を出力させて読みとる。先に読み出したフリップ
フロップ７の値がレジスタ１１を示しており，かつレジ
スタ１１のデータが正しくなければ，パリティ検出回路
１６がエラーを報告した原因がレジスタ１１にあること
がわかり，また，フリップフロップ７の値がレジスタ１
１を示しており，かつレジスタ１１のデータが正しけれ
ば，障害の原因が信号線１２５，セレクタ１４，信号線
１２７，パリティ検出回路１６，信号線１２８のいずれ
かにあることがわかる。フリップフロップ７の値がレジ
スタ１２を示しているときも同様である。
このように，従来技術ではレジスタの数が増えると，そ
の読み出す経路を設定するための手間が多くなり，制御
記憶部４の領域を多くとるという欠点があった。
の読み出す経路を設定するための手間が多くなり，制御
記憶部４の領域を多くとるという欠点があった。
上述した従来の情報処理方法は，あらかじめ読出しパス
を設定するデータを制御記憶部に記憶しておく方法で
は，診断を実行時にその記憶しておいたデータの正しさ
が保証されないため，正しく内容状態が読み出されたか
どうかがわからず，また読出すデータが多いとそのデー
タの量も多くなり，制御記憶部の領域を多く使用するこ
とになり，本来のマイクロ命令の記憶容量が少なくなっ
てしまうなどの欠点がある。
を設定するデータを制御記憶部に記憶しておく方法で
は，診断を実行時にその記憶しておいたデータの正しさ
が保証されないため，正しく内容状態が読み出されたか
どうかがわからず，また読出すデータが多いとそのデー
タの量も多くなり，制御記憶部の領域を多く使用するこ
とになり，本来のマイクロ命令の記憶容量が少なくなっ
てしまうなどの欠点がある。
また，外部から読出しパスを設定するデータを書き換え
可能な制御記憶部に書き込んで内部状態を読み出すため
には，本来のマイクロ命令を退避する手段および，外部
から１ワードのマイクロ命令を書き込む手段が必要であ
るという欠点がある。
可能な制御記憶部に書き込んで内部状態を読み出すため
には，本来のマイクロ命令を退避する手段および，外部
から１ワードのマイクロ命令を書き込む手段が必要であ
るという欠点がある。
本発明によると，制御信号を受けて演算を行う演算器、
この演算器の演算結果を保持する第１のレジスタ手段な
らびに第２のレジスタ手段、及び制御信号を受けて前記
第１のレジスタ手段若しくは第２のレジスタ手段を選択
して前記演算器に送るセレクタ手段を含む被制御回路手
段と、該被制御回路手段への制御信号を生成する制御記
憶部と、この制御記憶部の生成した制御信号を保持する
２つのフリップフロップ手段と、前記制御記憶部から前
記２つのフリップフロップ手段への入力とその出力との
各々を切り換えて、前記セレクタ手段を切り替えるため
の制御信号としてまた前記演算器を制御するための制御
信号として前記被制御回路手段に送る２つの別のセレク
タ手段と、前記演算器の出力のエラー検出を行うパリテ
ィ検出回路とを含む情報処理部と、前記パリティ検出回
路が出力するエラー信号によって前記情報処理部に障害
が発生したことを検出すると、前記２つのフリップフロ
ップ手段の更新を抑止し、前記２つの別のセレクタ手段
で前記２つのフリップフロップ手段が保持する制御信号
を選択するように制御する診断制御部とを備え、障害発
生時における前記被制御回路手段の内部状態を読み出す
ことを特徴とする情報処理装置が得られる。
この演算器の演算結果を保持する第１のレジスタ手段な
らびに第２のレジスタ手段、及び制御信号を受けて前記
第１のレジスタ手段若しくは第２のレジスタ手段を選択
して前記演算器に送るセレクタ手段を含む被制御回路手
段と、該被制御回路手段への制御信号を生成する制御記
憶部と、この制御記憶部の生成した制御信号を保持する
２つのフリップフロップ手段と、前記制御記憶部から前
記２つのフリップフロップ手段への入力とその出力との
各々を切り換えて、前記セレクタ手段を切り替えるため
の制御信号としてまた前記演算器を制御するための制御
信号として前記被制御回路手段に送る２つの別のセレク
タ手段と、前記演算器の出力のエラー検出を行うパリテ
ィ検出回路とを含む情報処理部と、前記パリティ検出回
路が出力するエラー信号によって前記情報処理部に障害
が発生したことを検出すると、前記２つのフリップフロ
ップ手段の更新を抑止し、前記２つの別のセレクタ手段
で前記２つのフリップフロップ手段が保持する制御信号
を選択するように制御する診断制御部とを備え、障害発
生時における前記被制御回路手段の内部状態を読み出す
ことを特徴とする情報処理装置が得られる。
次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロックである。情報処理
部１は制御記憶部６による制御で演算等を行なう。診断
制御部２は情報処理部１の障害時に障害箇所を指摘す
る。アドレスレジスタ３は常に次に実行すべき制御記憶
部４のアドレスを保持している。マイクロ命令レジスタ
５は制御記憶部４に記憶されているマイクロ命令を１ワ
ードだけ保持する。制御記憶部６はマイクロ命令レジス
タ５の一部をアドレスとするメモリで，その出力が後述
するレジスタ，セレクタ等を制御して演算等を行なう。
フリップフロップ７，８は，パリティ検出回路１６がエ
ラーを検出した時に，信号線１０４，１０５の内容を保
持して，後に診断制御部２がその内容を読み出し，どう
いう経路で流れたデータがエラーを起こしたのかを知る
ことにより，故障箇所を指摘するためのものである。
部１は制御記憶部６による制御で演算等を行なう。診断
制御部２は情報処理部１の障害時に障害箇所を指摘す
る。アドレスレジスタ３は常に次に実行すべき制御記憶
部４のアドレスを保持している。マイクロ命令レジスタ
５は制御記憶部４に記憶されているマイクロ命令を１ワ
ードだけ保持する。制御記憶部６はマイクロ命令レジス
タ５の一部をアドレスとするメモリで，その出力が後述
するレジスタ，セレクタ等を制御して演算等を行なう。
フリップフロップ７，８は，パリティ検出回路１６がエ
ラーを検出した時に，信号線１０４，１０５の内容を保
持して，後に診断制御部２がその内容を読み出し，どう
いう経路で流れたデータがエラーを起こしたのかを知る
ことにより，故障箇所を指摘するためのものである。
第１のセレクタ９，１０は制御記憶部６と，フリップフ
ロップ７，８とを選択して被制御回路を制御するもの
で，制御記憶部６を選択しているときはマイクロ命令レ
ジスタ５の内容で制御記憶部６をアクセスし，その内容
で，レジスタ，セレクタを制御して演算等を行なう。パ
スインジケータとしてのフリップフロップを選択してい
るときは，その内容でセレクタを制御して，読み出しパ
スを開き診断制御部２にレジスタの内容を読み出す。
ロップ７，８とを選択して被制御回路を制御するもの
で，制御記憶部６を選択しているときはマイクロ命令レ
ジスタ５の内容で制御記憶部６をアクセスし，その内容
で，レジスタ，セレクタを制御して演算等を行なう。パ
スインジケータとしてのフリップフロップを選択してい
るときは，その内容でセレクタを制御して，読み出しパ
スを開き診断制御部２にレジスタの内容を読み出す。
第１，第２，第３のレジスタ１１，１２，１３，第２の
セレクタ１４，演算器１５はマイクロ命令による被制御
回路を構成するもので，レジスタ間の移動や演算等を行
なう。
セレクタ１４，演算器１５はマイクロ命令による被制御
回路を構成するもので，レジスタ間の移動や演算等を行
なう。
パリティ検出回路１６は第１，第２，第３図のレジスタ
１１，１２，１３，第２のセレクタ１４，演算器１５，
データパス１１２〜１１６に付いているパリティビット
によるパリティチェックを行なうものである。
１１，１２，１３，第２のセレクタ１４，演算器１５，
データパス１１２〜１１６に付いているパリティビット
によるパリティチェックを行なうものである。
次にその動作について説明する。まずはじめに，情報処
理部１がマイクロ命令の制御のもとに演算等を行なうと
きには，診断制御部２は信号線１１８，１１９によって
第１のセレクタ９，１０が信号線１０５，１０４を選択
するようにする。そのとき，アドレスレジスタ３で示さ
れるマイクロ命令アドレスで制御記憶部４をアクセス
し，マイクロ命令レジスタ５にそのアドレスに対応した
マイクロ命令が１ワードセットされる。その時はマイク
ロ命令レジスタ５の１部のフィールドでアクセスされる
制御記憶部６の出力は，第１のセレクタ９，１０を通過
して第２のセレクタ１４，演算器１５を制御し，また，
信号線１２０（３本）により直接第１，第２，第３のレ
ジスタ１１，１２，１３を制御したりして，演算等を行
なっている。
理部１がマイクロ命令の制御のもとに演算等を行なうと
きには，診断制御部２は信号線１１８，１１９によって
第１のセレクタ９，１０が信号線１０５，１０４を選択
するようにする。そのとき，アドレスレジスタ３で示さ
れるマイクロ命令アドレスで制御記憶部４をアクセス
し，マイクロ命令レジスタ５にそのアドレスに対応した
マイクロ命令が１ワードセットされる。その時はマイク
ロ命令レジスタ５の１部のフィールドでアクセスされる
制御記憶部６の出力は，第１のセレクタ９，１０を通過
して第２のセレクタ１４，演算器１５を制御し，また，
信号線１２０（３本）により直接第１，第２，第３のレ
ジスタ１１，１２，１３を制御したりして，演算等を行
なっている。
このときパリティ検出回路１６がエラーを検出して，診
断制御部２に報告すると，診断制御部２はただちにフリ
ップフロップ７，８をホールドして，エラーを検出した
ときの信号線１０４，１０５の状態を保持する。ここで
診断制御部２はフリップフロップ７，８の状態を読みと
って後の障害箇所指摘に備える。
断制御部２に報告すると，診断制御部２はただちにフリ
ップフロップ７，８をホールドして，エラーを検出した
ときの信号線１０４，１０５の状態を保持する。ここで
診断制御部２はフリップフロップ７，８の状態を読みと
って後の障害箇所指摘に備える。
次に診断制御部２は第１のセレクタ９，１０を信号線１
０７，１０９側を選択するようにして，パスインジケー
タとしてのフリップフロップ７，８に適当な値をセット
すると，第１のセレクタ９，１０を通過して第２のセレ
クタ１４，演算器１５を制御し，第１，第２，第３のレ
ジスタ１１，１２，１３を次々に信号線１１６上に出力
することができ，それを次々に読みとる。その結果，先
のパスインジケータであるフリップフロップ７，８の内
容と，第１〜第３のレジスタ１１〜１３の内容とを使っ
て，信号線１１２〜１１６，演算器１５，パリティ検出
回路１６，第１，第２，第３のレジスタ１１〜１３のど
こに障害が発生したかを知ることができる。
０７，１０９側を選択するようにして，パスインジケー
タとしてのフリップフロップ７，８に適当な値をセット
すると，第１のセレクタ９，１０を通過して第２のセレ
クタ１４，演算器１５を制御し，第１，第２，第３のレ
ジスタ１１，１２，１３を次々に信号線１１６上に出力
することができ，それを次々に読みとる。その結果，先
のパスインジケータであるフリップフロップ７，８の内
容と，第１〜第３のレジスタ１１〜１３の内容とを使っ
て，信号線１１２〜１１６，演算器１５，パリティ検出
回路１６，第１，第２，第３のレジスタ１１〜１３のど
こに障害が発生したかを知ることができる。
以上説明したように本発明は故障箇所を指摘するための
補助情報を保持するフリップフロップを，内部状態の読
出しのためのパスを開くための制御フリップフロップと
しても使えるようにしたことにより，少ないハードウェ
アで制御記憶の容量も減らすことなく内部状態を読み出
すことができる効果がある。
補助情報を保持するフリップフロップを，内部状態の読
出しのためのパスを開くための制御フリップフロップと
しても使えるようにしたことにより，少ないハードウェ
アで制御記憶の容量も減らすことなく内部状態を読み出
すことができる効果がある。
第１図は，本発明の一実施例を示すブロック図，第２図
は従来のものの一例を示すブロックである。 記号の説明：１……情報処理部，２……診断制御部，３
……アドレスレジスタ，４……制御記憶部，５……マイ
クロ命令レジスタ，６……制御記憶部，７，８……フリ
ップフロップ，９，１０……第１のセレクタ，１１，１
２，１３……第１，第２，第３のレジスタ，１４……第
２のセレクタ，１５……演算器，１６……パリティ検出
回路。
は従来のものの一例を示すブロックである。 記号の説明：１……情報処理部，２……診断制御部，３
……アドレスレジスタ，４……制御記憶部，５……マイ
クロ命令レジスタ，６……制御記憶部，７，８……フリ
ップフロップ，９，１０……第１のセレクタ，１１，１
２，１３……第１，第２，第３のレジスタ，１４……第
２のセレクタ，１５……演算器，１６……パリティ検出
回路。
Claims (1)
- 【請求項１】制御信号を受けて演算を行う演算器、この
演算器の演算結果を保持する第１のレジスタ手段ならび
に第２のレジスタ手段、及び制御信号を受けて前記第１
のレジスタ手段若しくは第２のレジスタ手段を選択して
前記演算器に送るセレクタ手段を含む被制御回路手段
と、該被制御回路手段への制御信号を生成する制御記憶
部と、この制御記憶部の生成した制御信号を保持する２
つのフリップフロップ手段と、前記２つのフリップフロ
ップ手段への入力とその出力との各々を選択して、前記
セレクタ手段を切り替えるための制御信号としてまた前
記演算器を制御するための制御信号として前記被制御回
路手段に送る２つの別のセレクタ手段と、前記演算器の
出力のエラー検出を行うパリティ検出回路とを含む情報
処理部と、 前記パリティ検出回路が出力するエラー信号によって前
記情報処理部に障害が発生したことを検出すると、前記
２つのフリップフロップ手段の更新を抑止し、前記２つ
の別のセレクタ手段で前記２つのフリップフロップ手段
が保持する制御信号を選択するように制御する診断制御
部とを備え、 障害発生時における前記被制御回路手段の内部状態を読
み出すことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174742A JPH0642209B2 (ja) | 1986-07-26 | 1986-07-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174742A JPH0642209B2 (ja) | 1986-07-26 | 1986-07-26 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6332637A JPS6332637A (ja) | 1988-02-12 |
| JPH0642209B2 true JPH0642209B2 (ja) | 1994-06-01 |
Family
ID=15983881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174742A Expired - Fee Related JPH0642209B2 (ja) | 1986-07-26 | 1986-07-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642209B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123461A (en) * | 1981-01-26 | 1982-07-31 | Hitachi Ltd | Error checking system |
| JPS6158049A (ja) * | 1984-07-28 | 1986-03-25 | Fujitsu Ltd | エラ−検出方式 |
-
1986
- 1986-07-26 JP JP61174742A patent/JPH0642209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6332637A (ja) | 1988-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332818B2 (ja) | ||
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH0444136A (ja) | メモリアクセス制御装置 | |
| JPS6332637A (ja) | 情報処理装置 | |
| JPH045213B2 (ja) | ||
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPH0612270A (ja) | テスト回路 | |
| JPS592585Y2 (ja) | デ−タ処理装置 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPH0226252B2 (ja) | ||
| JPS638956A (ja) | メモリ診断回路 | |
| JPS6039242A (ja) | 情報処理装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPS59129995A (ja) | 記憶装置 | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS63136238A (ja) | マイクロプログラム制御装置 | |
| JPH06161832A (ja) | トレース制御装置 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPH05241911A (ja) | ハードウェア制御命令トレース回路 | |
| JPS5935456B2 (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |