JPH0643495A - 電気光学装置 - Google Patents
電気光学装置Info
- Publication number
- JPH0643495A JPH0643495A JP3178854A JP17885491A JPH0643495A JP H0643495 A JPH0643495 A JP H0643495A JP 3178854 A JP3178854 A JP 3178854A JP 17885491 A JP17885491 A JP 17885491A JP H0643495 A JPH0643495 A JP H0643495A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulator
- barrier layer
- linear
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 第1の導電体と絶縁体および第2の導電体と
からなり、上記第1の導電体の側面以外の表面を覆う絶
縁体をバリア層とし、第1の導電体側面の絶縁体と第1
および第2の導電体との重なる部分を非線形素子とし
た、いわゆるラテラルMIM素子等を介して画素電極を
駆動する液晶表示装置等の電気光学装置において、上記
バリア層の膜厚をあまり厚くしなくとも、そのバリア層
によって形成される疑似的な素子部分の抵抗を大きく、
かつ容量を小さくできるようにすることを目的とする。 【構成】 上記のような非線形素子を、画素電極に対し
て少なくとも一対直列に設けたことを特徴とする。
からなり、上記第1の導電体の側面以外の表面を覆う絶
縁体をバリア層とし、第1の導電体側面の絶縁体と第1
および第2の導電体との重なる部分を非線形素子とし
た、いわゆるラテラルMIM素子等を介して画素電極を
駆動する液晶表示装置等の電気光学装置において、上記
バリア層の膜厚をあまり厚くしなくとも、そのバリア層
によって形成される疑似的な素子部分の抵抗を大きく、
かつ容量を小さくできるようにすることを目的とする。 【構成】 上記のような非線形素子を、画素電極に対し
て少なくとも一対直列に設けたことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置等の電気光
学装置に関する。更に詳しくは、液晶パネル等の基板上
に形成した画素電極を、非線形素子を介して駆動する電
気光学装置に関するものである。
学装置に関する。更に詳しくは、液晶パネル等の基板上
に形成した画素電極を、非線形素子を介して駆動する電
気光学装置に関するものである。
【0002】
【従来の技術】従来、例えば液晶パネル等において、液
晶層を挟持する一対の基板の一方の基板上に画素電極を
マトリックス状に多数配置し、その各画素電極を、電流
電圧特性に非線形性を有する非線形素子を介して駆動す
るものは知られている。図5は上記のような液晶表示装
置等における非線形素子を有する側の基板(以下、素子
基板という)の一部の平面図、図6は図5におけるB−
B線拡大断面図である。図において、1は透明のガラス
板等よりなる素子基板、2はその基板1上に設けたタン
タル(Ta)等よりなる導電体、3は酸化タンタル(T
aOx)等よりなる絶縁体、4はクロム(Cr)等より
なる導電体、5は画素電極を示す。その画素電極5は基
板1上にマトリックス状に多数形成され、上記の導電体
2は本例においては各画素電極5への信号入力用の画素
間配線を兼ねるように構成されている。
晶層を挟持する一対の基板の一方の基板上に画素電極を
マトリックス状に多数配置し、その各画素電極を、電流
電圧特性に非線形性を有する非線形素子を介して駆動す
るものは知られている。図5は上記のような液晶表示装
置等における非線形素子を有する側の基板(以下、素子
基板という)の一部の平面図、図6は図5におけるB−
B線拡大断面図である。図において、1は透明のガラス
板等よりなる素子基板、2はその基板1上に設けたタン
タル(Ta)等よりなる導電体、3は酸化タンタル(T
aOx)等よりなる絶縁体、4はクロム(Cr)等より
なる導電体、5は画素電極を示す。その画素電極5は基
板1上にマトリックス状に多数形成され、上記の導電体
2は本例においては各画素電極5への信号入力用の画素
間配線を兼ねるように構成されている。
【0003】上記導電体2・4をそれぞれ第1および第
2の導電体とし、その両導電体2・4とその間に介在さ
せた絶縁体3とで、画素電極5を駆動するための非線形
素子としてのMIM(Metal Insulator Metal)素子Sが
構成されている。特に図示例のMIM素子Sは、図6の
ように導電体2の側面以外の表面(上面)を覆う絶縁体
3bを導電体2の側面を覆う絶縁体3aよりも厚くして
電気抵抗の高いバリア層とすることにより非線形素子と
して機能しないようにすると共に、導電体2の側面の絶
縁体3aのみを非線形素子の絶縁層として利用するいわ
ゆるラテラルMIMの構造を用いている。上記のように
導電体2の側面の絶縁体3aのみを非線形素子として利
用することで、非線形素子の面積を非常に小さくするこ
とができる。そのためMIM素子を画素用の非線形素子
として用いた液晶表示装置等の電気光学装置の高密度
化、高精細化には極めて有効な技術ある。
2の導電体とし、その両導電体2・4とその間に介在さ
せた絶縁体3とで、画素電極5を駆動するための非線形
素子としてのMIM(Metal Insulator Metal)素子Sが
構成されている。特に図示例のMIM素子Sは、図6の
ように導電体2の側面以外の表面(上面)を覆う絶縁体
3bを導電体2の側面を覆う絶縁体3aよりも厚くして
電気抵抗の高いバリア層とすることにより非線形素子と
して機能しないようにすると共に、導電体2の側面の絶
縁体3aのみを非線形素子の絶縁層として利用するいわ
ゆるラテラルMIMの構造を用いている。上記のように
導電体2の側面の絶縁体3aのみを非線形素子として利
用することで、非線形素子の面積を非常に小さくするこ
とができる。そのためMIM素子を画素用の非線形素子
として用いた液晶表示装置等の電気光学装置の高密度
化、高精細化には極めて有効な技術ある。
【0004】次に、上記のような素子基板を製造する場
合のプロセスの一例を、図7に基づいて説明する。 まずガラス等の透明基板1上に第1の導電体2を形
成するためのタンタル等の導電膜2´を図7(a)のよ
うに膜付けする。 その導電膜2´を、同図(b)のようにホトエッチ
ングにより所定の形状に成形して第1の導電体2を形成
する。 その第1の導電体2を含む基板1の上面に、絶縁体
3のバリア層3bを形成するための酸化タンタル等の絶
縁膜3´を同図(c)のように膜付けする。 次いで、第1の導電体2の側面を除く表面(上面)
に、上記絶縁膜3´の一部を残してバリア層3bを形成
するためのホトエッチングを行う。そのホトエッチング
は、例えば以下の要領で行う。すなわち図7の(c)の
状態で第1の導電体2は不透明膜であり、絶縁膜3´は
透明膜である。透明基板1の表面にポジレジスト(露光
された部分のレジストが取れる)を塗布し、透明基板の
裏面から露光を行い現像すれば第1の導電体2上のレジ
ストだけが残ることになる。その後、絶縁膜3´のエッ
チングを行うことにより同図(d)のようにバリア層3
bが形成される。 次に、第1の導電体2の側面に非線形素子の絶縁体
となる絶縁体3aを、同図(e)のように膜付けする。 次いで、同図(f)のように第2の導電体4と画素
電極5をそれぞれ膜付けし、ホトエッチングによって所
定の形状に成形するものである。 上記のようにして形成した第1の導電体2と、その側面
の絶縁体3aおよび第2の導電体4の重なる部分がラテ
ラルMIM素子Sを構成するものである。
合のプロセスの一例を、図7に基づいて説明する。 まずガラス等の透明基板1上に第1の導電体2を形
成するためのタンタル等の導電膜2´を図7(a)のよ
うに膜付けする。 その導電膜2´を、同図(b)のようにホトエッチ
ングにより所定の形状に成形して第1の導電体2を形成
する。 その第1の導電体2を含む基板1の上面に、絶縁体
3のバリア層3bを形成するための酸化タンタル等の絶
縁膜3´を同図(c)のように膜付けする。 次いで、第1の導電体2の側面を除く表面(上面)
に、上記絶縁膜3´の一部を残してバリア層3bを形成
するためのホトエッチングを行う。そのホトエッチング
は、例えば以下の要領で行う。すなわち図7の(c)の
状態で第1の導電体2は不透明膜であり、絶縁膜3´は
透明膜である。透明基板1の表面にポジレジスト(露光
された部分のレジストが取れる)を塗布し、透明基板の
裏面から露光を行い現像すれば第1の導電体2上のレジ
ストだけが残ることになる。その後、絶縁膜3´のエッ
チングを行うことにより同図(d)のようにバリア層3
bが形成される。 次に、第1の導電体2の側面に非線形素子の絶縁体
となる絶縁体3aを、同図(e)のように膜付けする。 次いで、同図(f)のように第2の導電体4と画素
電極5をそれぞれ膜付けし、ホトエッチングによって所
定の形状に成形するものである。 上記のようにして形成した第1の導電体2と、その側面
の絶縁体3aおよび第2の導電体4の重なる部分がラテ
ラルMIM素子Sを構成するものである。
【0005】
【発明が解決しようとする課題】ところが、上記のよう
なラテラルMIM素子は、第1の導電体2と、その上面
に形成されたバリア層3bと、その上部を覆う第2の導
電体4とによっても、擬似的なMIM素子が形成されて
しまい、本来のラテラルMIM素子に要求される諸特性
に悪影響を及ぼすおそれがある。そのため上記の疑似的
な素子部分の抵抗成分は極力大きく、容量成分は極力小
さくすることが必要である。それにはバリア層の膜厚を
可能な限り厚くすればよいが、あまり厚くすると段差が
大きくなり加工が困難になる。例えば素子の段差が増え
ると、膜形成やエッチングのタクトタイムが増える、段
差部での断線などの不良が増える、フォトのアライメン
トが困難になる、フォトエッチング時にパターンボケが
発生しやすくなる、等の問題がある。また上記のような
バリア層として従来一般に膜厚が3000オングストロ
ーム程度の酸化膜を採用しているが、その膜厚を例えば
2倍の6000オングストローム程度にすることは、上
記の理由から現実的ではなく、実際上も殆ど不可能であ
る。本発明は上記の問題点に鑑みて提案されたもので、
ラテラルMIM素子におけるバリア層の膜厚をあまり厚
くしなくとも、前記の疑似的な素子部分の抵抗を大き
く、かつ容量を小さくできるようにすることを目的とす
る。
なラテラルMIM素子は、第1の導電体2と、その上面
に形成されたバリア層3bと、その上部を覆う第2の導
電体4とによっても、擬似的なMIM素子が形成されて
しまい、本来のラテラルMIM素子に要求される諸特性
に悪影響を及ぼすおそれがある。そのため上記の疑似的
な素子部分の抵抗成分は極力大きく、容量成分は極力小
さくすることが必要である。それにはバリア層の膜厚を
可能な限り厚くすればよいが、あまり厚くすると段差が
大きくなり加工が困難になる。例えば素子の段差が増え
ると、膜形成やエッチングのタクトタイムが増える、段
差部での断線などの不良が増える、フォトのアライメン
トが困難になる、フォトエッチング時にパターンボケが
発生しやすくなる、等の問題がある。また上記のような
バリア層として従来一般に膜厚が3000オングストロ
ーム程度の酸化膜を採用しているが、その膜厚を例えば
2倍の6000オングストローム程度にすることは、上
記の理由から現実的ではなく、実際上も殆ど不可能であ
る。本発明は上記の問題点に鑑みて提案されたもので、
ラテラルMIM素子におけるバリア層の膜厚をあまり厚
くしなくとも、前記の疑似的な素子部分の抵抗を大き
く、かつ容量を小さくできるようにすることを目的とす
る。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに本発明による電気光学装置は、以下の構成としたも
のである。即ち、基板上に第1の導電体と絶縁体および
第2の導電体とを順に積層してなり、第1の導電体の側
面以外の表面を覆う絶縁体をバリア層とし、第1の導電
体側面の絶縁体と第1および第2の導電体との重なる部
分が電流電圧特性に非線形性を有する非線形素子を介し
て基板上の画素電極を駆動するようにした液晶表示装置
等の電気光学装置において、上記の画素電極を駆動する
非線形素子を少なくとも一対直列に設けたことを特徴と
する。
めに本発明による電気光学装置は、以下の構成としたも
のである。即ち、基板上に第1の導電体と絶縁体および
第2の導電体とを順に積層してなり、第1の導電体の側
面以外の表面を覆う絶縁体をバリア層とし、第1の導電
体側面の絶縁体と第1および第2の導電体との重なる部
分が電流電圧特性に非線形性を有する非線形素子を介し
て基板上の画素電極を駆動するようにした液晶表示装置
等の電気光学装置において、上記の画素電極を駆動する
非線形素子を少なくとも一対直列に設けたことを特徴と
する。
【0007】
【作用】上記の構成により画素電極は少なくとも一対の
第1の非線形素子と第2の非線形素子とで駆動されるも
ので、この場合、上記第1の非線形素子に形成されたバ
リア層とそれに接する第1と第2の導電体とで疑似的な
非線形素子が構成され、第2の非線形素子についても同
様に疑似的な非線形素子が構成されるが、その2つの疑
似的な非線形素子を通る信号の経路は、直列に接続され
ているので、バリア層を2回通ることになり、その両バ
リア層の膜厚が等しい場合には、膜厚を2倍にした場合
と同等になり、抵抗値を2倍に、また容量を略半分にす
ることが可能となる。
第1の非線形素子と第2の非線形素子とで駆動されるも
ので、この場合、上記第1の非線形素子に形成されたバ
リア層とそれに接する第1と第2の導電体とで疑似的な
非線形素子が構成され、第2の非線形素子についても同
様に疑似的な非線形素子が構成されるが、その2つの疑
似的な非線形素子を通る信号の経路は、直列に接続され
ているので、バリア層を2回通ることになり、その両バ
リア層の膜厚が等しい場合には、膜厚を2倍にした場合
と同等になり、抵抗値を2倍に、また容量を略半分にす
ることが可能となる。
【0008】
【実施例】以下、本発明による電気光学装置を、液晶表
示装置に適用した図の実施例に基づいて具体的に説明す
る。図1は本発明による液晶表示装置の一実施例を示す
素子基板の平面図、図2は図1におけるA−A線拡大断
面図である。本例は透明ガラス板等の素子基板1上にタ
ンタル等の導電体6と酸化タンタル等の絶縁体7および
クロム等の導電体8を順に積層してなる信号入力用の素
子間配線9と、ITO等の画素電極5との間の基板1上
に断面略台形のタンタル等よりなる導電体2を形成し、
その導電体2の表面に、非線形素子を形成するための絶
縁層3aとバリア層3bとからなる酸化タンタル等の絶
縁体3を形成する。その絶縁体3の表面に上記素子間配
線9の導電体8の一部を延長被覆してその導電体8と絶
縁層3aおよび導電体2との重なる部分を第1の非線形
素子S1とすると共に、画素電極5との接続用導電体4
を絶縁体3の表面に延長被覆してその導電体4と絶縁層
3aおよび導電体2との重なる部分を第2の非線形素子
S2としたものである。
示装置に適用した図の実施例に基づいて具体的に説明す
る。図1は本発明による液晶表示装置の一実施例を示す
素子基板の平面図、図2は図1におけるA−A線拡大断
面図である。本例は透明ガラス板等の素子基板1上にタ
ンタル等の導電体6と酸化タンタル等の絶縁体7および
クロム等の導電体8を順に積層してなる信号入力用の素
子間配線9と、ITO等の画素電極5との間の基板1上
に断面略台形のタンタル等よりなる導電体2を形成し、
その導電体2の表面に、非線形素子を形成するための絶
縁層3aとバリア層3bとからなる酸化タンタル等の絶
縁体3を形成する。その絶縁体3の表面に上記素子間配
線9の導電体8の一部を延長被覆してその導電体8と絶
縁層3aおよび導電体2との重なる部分を第1の非線形
素子S1とすると共に、画素電極5との接続用導電体4
を絶縁体3の表面に延長被覆してその導電体4と絶縁層
3aおよび導電体2との重なる部分を第2の非線形素子
S2としたものである。
【0009】即ち、上記第1の非線形素子S1は、導電
体8・2をそれぞれ第1と第2の導電体とし、その第1
の導電体8と導電体2の側面の絶縁層3aおよび第2の
導電体2とでラテラルMIM素子を構成したものであ
り、また第2の非線形素子S2は導電体2・4をそれぞ
れ第1と第2の導電体とし、その第1の導電体2と該導
電体2の側面の絶縁層3aおよび第2の導電体4とでラ
テラルMIM素子を構成したものである。その第1と第
2の非線形素子S1・S2は、前記の素子間配線9と画
素電極5との間に直列に設けられている。その一対の非
線形素子S1・S2を通る信号の経路は、素子間配線9
の導電体8からその延長部と絶縁体3aおよび導電体2
とで構成される第1の非線形素子S1を通った後、その
導電体2を経て該導電体2と絶縁体3aおよび導電体4
とで構成される第2の非線形素子S2を経て画素電極5
に入力される。
体8・2をそれぞれ第1と第2の導電体とし、その第1
の導電体8と導電体2の側面の絶縁層3aおよび第2の
導電体2とでラテラルMIM素子を構成したものであ
り、また第2の非線形素子S2は導電体2・4をそれぞ
れ第1と第2の導電体とし、その第1の導電体2と該導
電体2の側面の絶縁層3aおよび第2の導電体4とでラ
テラルMIM素子を構成したものである。その第1と第
2の非線形素子S1・S2は、前記の素子間配線9と画
素電極5との間に直列に設けられている。その一対の非
線形素子S1・S2を通る信号の経路は、素子間配線9
の導電体8からその延長部と絶縁体3aおよび導電体2
とで構成される第1の非線形素子S1を通った後、その
導電体2を経て該導電体2と絶縁体3aおよび導電体4
とで構成される第2の非線形素子S2を経て画素電極5
に入力される。
【0010】この場合、上記第1の非線形素子S1の近
傍のバリア層3bとそれに接する導電体8・2とで疑似
的な非線形素子が構成され、第2の非線形素子S2の近
傍のバリア層3bとそれに接する導電体2・4とによっ
ても同様に疑似的な非線形素子が構成される。その各擬
似的な非線形素子は、電気的には、それぞれ上記第1の
非線形素子S1、第2の非線形素子S2に並列に配置す
ると共に、それ等を互いに直列に接続したことと同等に
なり、例えば図3の(a)のような等価回路として表す
ことができる。同図中、S1・S2はそれぞれ第1およ
び第2の非線形素子、S1´・S2´は擬似的な非線形
素子を表す。これに対し、前記図5の従来例のものは、
図3の(b)のような等価回路として表すことができ
る。同図中、Sは真正な非線形素子、S´は擬似的な非
線形素子を表す。
傍のバリア層3bとそれに接する導電体8・2とで疑似
的な非線形素子が構成され、第2の非線形素子S2の近
傍のバリア層3bとそれに接する導電体2・4とによっ
ても同様に疑似的な非線形素子が構成される。その各擬
似的な非線形素子は、電気的には、それぞれ上記第1の
非線形素子S1、第2の非線形素子S2に並列に配置す
ると共に、それ等を互いに直列に接続したことと同等に
なり、例えば図3の(a)のような等価回路として表す
ことができる。同図中、S1・S2はそれぞれ第1およ
び第2の非線形素子、S1´・S2´は擬似的な非線形
素子を表す。これに対し、前記図5の従来例のものは、
図3の(b)のような等価回路として表すことができ
る。同図中、Sは真正な非線形素子、S´は擬似的な非
線形素子を表す。
【0011】上記両回路の比較からも明らかなように、
本発明による図3の(a)の場合には、従来の図3の
(b)の場合に比べて全体の擬似的な非線形素子の容量
を小さく、かつ抵抗を大きくすることができるもので、
特に前記の擬似的な非線形素子の絶縁層、すなわちバリ
ア層の厚さが等しい場合には、従来のものに比べて容量
を半分に、抵抗値を2倍にすることができるものであ
る。
本発明による図3の(a)の場合には、従来の図3の
(b)の場合に比べて全体の擬似的な非線形素子の容量
を小さく、かつ抵抗を大きくすることができるもので、
特に前記の擬似的な非線形素子の絶縁層、すなわちバリ
ア層の厚さが等しい場合には、従来のものに比べて容量
を半分に、抵抗値を2倍にすることができるものであ
る。
【0012】また上記のようにバリア層3bによって形
成される前記の擬似的な素子部分の容量を小さく、かつ
抵抗を高くすることができるので、液晶表示装置等の駆
動電圧を低減させることができると共に、クロストーク
が低減されコントラストを向上させることができる等の
利点もある。さらに上記のように直列に配置した一対の
非線形素子S1・S2を介して画素電極を駆動すること
によって、非線形素子の極性差をなくすこともできる。
特に非線形素子S1・S2の実効面積を等しくした場合
には極性差を完全になくすことができる。
成される前記の擬似的な素子部分の容量を小さく、かつ
抵抗を高くすることができるので、液晶表示装置等の駆
動電圧を低減させることができると共に、クロストーク
が低減されコントラストを向上させることができる等の
利点もある。さらに上記のように直列に配置した一対の
非線形素子S1・S2を介して画素電極を駆動すること
によって、非線形素子の極性差をなくすこともできる。
特に非線形素子S1・S2の実効面積を等しくした場合
には極性差を完全になくすことができる。
【0013】なお上記実施例は一対の非線形素子S1・
S2を図1における平面略方形の絶縁体3に対して略直
角方向に配置したが、その配置構成は任意であり、例え
ば図4のように絶縁体3の両側に直線状に配置すること
もできる。図の場合は非線形素子を、素子間配線9と画
素電極5との間に直列に一対設けたが、直列に複数対設
けてもよく、あるいは互いに直列な対となる非線形素子
を素子間配線9と画素電極5との間に並列に複数対設け
てもよい。図示例の画素間配線9は、導電体6と絶縁体
7および導電体8とで構成したが、単層の導電体のみで
構成することもある。前記の各構成部材の材質等は適宜
であり、例えば画素電極5と少なくともそれに隣接する
導電体4とを同一の導電性材料、例えばITOや各種金
属の薄膜等で形成することもできる。また上記の各実施
例は液晶表示装置に適用したが、これに限らず他の各種
液晶装置その他の電気光学装置にも適用可能である。
S2を図1における平面略方形の絶縁体3に対して略直
角方向に配置したが、その配置構成は任意であり、例え
ば図4のように絶縁体3の両側に直線状に配置すること
もできる。図の場合は非線形素子を、素子間配線9と画
素電極5との間に直列に一対設けたが、直列に複数対設
けてもよく、あるいは互いに直列な対となる非線形素子
を素子間配線9と画素電極5との間に並列に複数対設け
てもよい。図示例の画素間配線9は、導電体6と絶縁体
7および導電体8とで構成したが、単層の導電体のみで
構成することもある。前記の各構成部材の材質等は適宜
であり、例えば画素電極5と少なくともそれに隣接する
導電体4とを同一の導電性材料、例えばITOや各種金
属の薄膜等で形成することもできる。また上記の各実施
例は液晶表示装置に適用したが、これに限らず他の各種
液晶装置その他の電気光学装置にも適用可能である。
【0014】
【発明の効果】以上説明したように本発明は、基板1上
に第1の導電体と絶縁体および第2の導電体とを順に積
層してなり、第1の導電体の側面以外の表面を覆う絶縁
体をバリア層とし、第1の導電体側面の絶縁体と第1お
よび第2の導電体との重なる部分が電流電圧特性に非線
形性を有する非線形素子を介して基板上の画素電極を駆
動するようにした液晶表示装置等の電気光学装置におい
て、上記の画素電極を駆動する非線形素子を少なくとも
一対直列に設けたから、非線形素子の近傍のバリア層を
通る疑似的な非線形素子が形成されても、各非線形素子
の近傍のバリア層を通る疑似的な非線形素子は直列に配
設されているので、その2つの疑似的な非線形素子を通
る信号の経路は、バリア層を2回通ることになり、その
両バリア層を重ねた場合と同等になり、特に両バリア層
の膜厚が等しい場合には、膜厚を2倍にした場合と同等
になり、抵抗値を2倍に、また容量を略半分にすること
ができる。その結果、上記の疑似的な非線形素子による
電気的特性の劣化が防止され液晶表示装置等の電気光学
装置における画質や信頼性を大幅に向上させることがで
きる等の効果がある。
に第1の導電体と絶縁体および第2の導電体とを順に積
層してなり、第1の導電体の側面以外の表面を覆う絶縁
体をバリア層とし、第1の導電体側面の絶縁体と第1お
よび第2の導電体との重なる部分が電流電圧特性に非線
形性を有する非線形素子を介して基板上の画素電極を駆
動するようにした液晶表示装置等の電気光学装置におい
て、上記の画素電極を駆動する非線形素子を少なくとも
一対直列に設けたから、非線形素子の近傍のバリア層を
通る疑似的な非線形素子が形成されても、各非線形素子
の近傍のバリア層を通る疑似的な非線形素子は直列に配
設されているので、その2つの疑似的な非線形素子を通
る信号の経路は、バリア層を2回通ることになり、その
両バリア層を重ねた場合と同等になり、特に両バリア層
の膜厚が等しい場合には、膜厚を2倍にした場合と同等
になり、抵抗値を2倍に、また容量を略半分にすること
ができる。その結果、上記の疑似的な非線形素子による
電気的特性の劣化が防止され液晶表示装置等の電気光学
装置における画質や信頼性を大幅に向上させることがで
きる等の効果がある。
【図1】本発明による電気光学装置の一実施例を示す素
子基板の平面図。
子基板の平面図。
【図2】図1におけるA−A線拡大断面図。
【図3】(a)・(b)は本発明と従来例による場合の
非線形素子の等価回路図。
非線形素子の等価回路図。
【図4】本発明による他の実施例の平面図。
【図5】従来の素子基板の平面図。
【図6】図5におけるB−B線拡大断面図。
【図7】素子基板の製造プロセスの一例を示す説明図。
1 基板 2、4 導電体 3 絶縁体 5 画素電極 S1 第1の非線形素子 S2 第2の非線形素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年12月18日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】 本発明と従来例による場合の非線形
素子の等価回路図。
素子の等価回路図。
Claims (1)
- 【請求項1】 基板上に第1の導電体と絶縁体および第
2の導電体とを順に積層してなり、第1の導電体の側面
以外の表面を覆う絶縁体をバリア層とし、第1の導電体
側面の絶縁体と第1および第2の導電体との重なる部分
が電流電圧特性に非線形性を有する非線形素子を介して
基板上の画素電極を駆動するようにした液晶表示装置等
の電気光学装置において、上記の画素電極を駆動する非
線形素子を少なくとも一対直列に設けたことを特徴とす
る電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178854A JPH0643495A (ja) | 1991-06-24 | 1991-06-24 | 電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178854A JPH0643495A (ja) | 1991-06-24 | 1991-06-24 | 電気光学装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013038A Division JPH04235531A (ja) | 1991-01-10 | 1991-01-10 | 電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643495A true JPH0643495A (ja) | 1994-02-18 |
Family
ID=16055842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178854A Withdrawn JPH0643495A (ja) | 1991-06-24 | 1991-06-24 | 電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0643495A (ja) |
-
1991
- 1991-06-24 JP JP3178854A patent/JPH0643495A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207136B1 (ko) | 전극기판, 그 제조방법 및 이를 사용한 표시장치 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH112835A (ja) | アクティブマトリクス基板 | |
| JPH05107559A (ja) | 薄膜トランジスタアレイ | |
| JPH05273595A (ja) | 電気光学装置 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JP2870016B2 (ja) | 液晶装置 | |
| JPS60106180A (ja) | MiMダイオ−ド | |
| JPH0643495A (ja) | 電気光学装置 | |
| JP4016558B2 (ja) | アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |