JPH0661109B2 - 内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タ - Google Patents
内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タInfo
- Publication number
- JPH0661109B2 JPH0661109B2 JP11094084A JP11094084A JPH0661109B2 JP H0661109 B2 JPH0661109 B2 JP H0661109B2 JP 11094084 A JP11094084 A JP 11094084A JP 11094084 A JP11094084 A JP 11094084A JP H0661109 B2 JPH0661109 B2 JP H0661109B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- eprom
- data
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 （ア）発明の技術分野 本発明は、電子レンジ，エアコンなど主として民生用に
使用される通常４ビット（データが４ビット）のワンチ
ップマイクロコンピュータに関し、特にＥＰＲＯＭを内
蔵させたワンチップマイクロコンピュータに関する。
使用される通常４ビット（データが４ビット）のワンチ
ップマイクロコンピュータに関し、特にＥＰＲＯＭを内
蔵させたワンチップマイクロコンピュータに関する。
（イ）技術の背景 近年マイクロコンピュータにデータ内容の書込み乃至書
換えが可能なＲＡＭあるいはＥＰＲＯＭを結合すること
が要望されており、８ビット又は１６ビットなどの所謂
汎用マイクロコンピュータにおいては、その内部又は外
部にＲＡＭあるいはＥＰＲＯＭを設けるとともに、これ
らをアクセスするために専用のアドレスピンが設けられ
ている。
換えが可能なＲＡＭあるいはＥＰＲＯＭを結合すること
が要望されており、８ビット又は１６ビットなどの所謂
汎用マイクロコンピュータにおいては、その内部又は外
部にＲＡＭあるいはＥＰＲＯＭを設けるとともに、これ
らをアクセスするために専用のアドレスピンが設けられ
ている。
しかしながら一般に４ビットのワンチップマイクロコン
ピュータにおいてはＲＯＭとしてマスクＲＯＭを内蔵さ
せるのが通常であり、製造後にＲＯＭのプログラム内容
を書き込むことはないので、装置内部から装置外部のメ
モリにアクセスしたり、装置外部から装置内部のメモリ
にアクセスするためのアドレスピンおよびデータピンは
設けられていない。
ピュータにおいてはＲＯＭとしてマスクＲＯＭを内蔵さ
せるのが通常であり、製造後にＲＯＭのプログラム内容
を書き込むことはないので、装置内部から装置外部のメ
モリにアクセスしたり、装置外部から装置内部のメモリ
にアクセスするためのアドレスピンおよびデータピンは
設けられていない。
（ウ）従来技術と問題点 第１図は、従来の４ビットのワンチップマイクロコンピ
ュータの全体構成の一例を概略的に示すもので、その構
成要素としてＣＰＵ１、プログラムカウンタ（PC）２、
ＲＡＭ３、マスクＲＯＭ４、デコーダ５、入出力ポート
（Ｉ／Ｏポート）61，62，63，64，65，66，……が示さ
れている。この種のワンチップマイクロコンピュータで
は入出力ピンが合計で例えば４８本設けられるが、図示
のものでは各 I／O ポート61，62，……にそれぞれ４本
ずつの入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４；Ｐ ５，
Ｐ ６，Ｐ ７，Ｐ ８；……が設けられている。
ュータの全体構成の一例を概略的に示すもので、その構
成要素としてＣＰＵ１、プログラムカウンタ（PC）２、
ＲＡＭ３、マスクＲＯＭ４、デコーダ５、入出力ポート
（Ｉ／Ｏポート）61，62，63，64，65，66，……が示さ
れている。この種のワンチップマイクロコンピュータで
は入出力ピンが合計で例えば４８本設けられるが、図示
のものでは各 I／O ポート61，62，……にそれぞれ４本
ずつの入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４；Ｐ ５，
Ｐ ６，Ｐ ７，Ｐ ８；……が設けられている。
ＣＰＵ１、ＲＡＭ３、マスクＲＯＭ４および各 I／O ポ
ート61，62，……間はデータバスで接続されており、上
述したように各 I／O ポート61，62，……にはそれぞれ
４本の入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４；Ｐ ５，
Ｐ ６，Ｐ ７，Ｐ ８；……が接続される。そしてＣＰＵ１
からは I／O ポート指定のためのアドレス信号がデコー
ダ５に入力され、該デコーダ５の出力信号によって特定
の I／O ポートが指定され、該 I／O ポートを通してデ
ータが入出力される。またプログラムカウンタ２の出力
側からはマスクＲＯＭ４をアクセスするためのアドレス
信号がアドレスバスを通してマスクＲＯＭ４に入力され
る。
ート61，62，……間はデータバスで接続されており、上
述したように各 I／O ポート61，62，……にはそれぞれ
４本の入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４；Ｐ ５，
Ｐ ６，Ｐ ７，Ｐ ８；……が接続される。そしてＣＰＵ１
からは I／O ポート指定のためのアドレス信号がデコー
ダ５に入力され、該デコーダ５の出力信号によって特定
の I／O ポートが指定され、該 I／O ポートを通してデ
ータが入出力される。またプログラムカウンタ２の出力
側からはマスクＲＯＭ４をアクセスするためのアドレス
信号がアドレスバスを通してマスクＲＯＭ４に入力され
る。
このようにしてワンチップマイクロコンピュータの内部
には、内蔵するマスクＲＯＭをアクセスするためにプロ
グラムカウンタの出力側から導出されるアドレスバスあ
るいは特定の I／O ポートを指定するためのアドレスバ
スが設けられているが、これらは何れも装置内部で終っ
ていて装置外部にまで導出されることはなく、したがっ
てこの種のワンチップマイクロコンピュータはこれらの
アドレスバスを外部と連絡させるためのアドレスポート
乃至アドレスピンをそなえていない。なお図中、Ｐi は
ＣＰＵにリセット信号を供給するためのリセット信号用
のピンである。
には、内蔵するマスクＲＯＭをアクセスするためにプロ
グラムカウンタの出力側から導出されるアドレスバスあ
るいは特定の I／O ポートを指定するためのアドレスバ
スが設けられているが、これらは何れも装置内部で終っ
ていて装置外部にまで導出されることはなく、したがっ
てこの種のワンチップマイクロコンピュータはこれらの
アドレスバスを外部と連絡させるためのアドレスポート
乃至アドレスピンをそなえていない。なお図中、Ｐi は
ＣＰＵにリセット信号を供給するためのリセット信号用
のピンである。
ところで上述したワンチップマイクロコンピュータに内
蔵されているＲＯＭは所謂マスクＲＯＭであるから、製
造後にそのデータ内容を自由に書き込むことができず、
この点この種のワンチップマイクロコンピュータにおい
ても製造後データ内容の自由な書き込みが可能なＥＰＲ
ＯＭを結合させることが望まれる場合があり、その場合
実装面積を節約するためにも該ＥＰＲＯＭを装置内部に
内蔵させることが望ましい。
蔵されているＲＯＭは所謂マスクＲＯＭであるから、製
造後にそのデータ内容を自由に書き込むことができず、
この点この種のワンチップマイクロコンピュータにおい
ても製造後データ内容の自由な書き込みが可能なＥＰＲ
ＯＭを結合させることが望まれる場合があり、その場合
実装面積を節約するためにも該ＥＰＲＯＭを装置内部に
内蔵させることが望ましい。
しかしながらこのようなＥＰＲＯＭを内蔵させることに
よってワンチップマイクロコンピュータが本来有する入
出力ピンのほかに、装置外部からＥＰＲＯＭにデータ内
容を書き込むために必要なアドレスピンおよびデータピ
ンを更に付加すると、ピンの数が増大しそのための回路
も必要となって不経済であり、装置も大型化するという
問題点があった。
よってワンチップマイクロコンピュータが本来有する入
出力ピンのほかに、装置外部からＥＰＲＯＭにデータ内
容を書き込むために必要なアドレスピンおよびデータピ
ンを更に付加すると、ピンの数が増大しそのための回路
も必要となって不経済であり、装置も大型化するという
問題点があった。
（エ）発明の目的 本発明の目的は、ＥＰＲＯＭを内蔵するワンチップマイ
クロコンピュータにおいて、装置外部から該ＥＰＲＯＭ
にデータ内容を書き込む際には、該マイクロコンピュー
タが本来有している入出力ピンの一部を、該ＥＰＲＯＭ
へのアドレス指定およびデータ入力を行なうためのアド
レスピンおよびデータピンに兼用させるという着想にも
とづいて、プログラムカウンタの出力が外部に導出され
ない、すなわちアドレスピンを有しないワンチップマイ
クロコンピュータであっても、該マイクロコンピュータ
のピンの数を本来の数にとどめたままで内蔵したＥＰＲ
ＯＭへのデータ内容の書き込みが可能な形式のワンチッ
プマイクロコンピュータを得るにある。
クロコンピュータにおいて、装置外部から該ＥＰＲＯＭ
にデータ内容を書き込む際には、該マイクロコンピュー
タが本来有している入出力ピンの一部を、該ＥＰＲＯＭ
へのアドレス指定およびデータ入力を行なうためのアド
レスピンおよびデータピンに兼用させるという着想にも
とづいて、プログラムカウンタの出力が外部に導出され
ない、すなわちアドレスピンを有しないワンチップマイ
クロコンピュータであっても、該マイクロコンピュータ
のピンの数を本来の数にとどめたままで内蔵したＥＰＲ
ＯＭへのデータ内容の書き込みが可能な形式のワンチッ
プマイクロコンピュータを得るにある。
（オ）発明の構成 本発明によれば、ＣＰＵに接続されたＥＰＲＯＭと、 前記ＣＰＵに入力及び出力されるデータ、前記ＥＰＲＯ
Ｍから出力されるデータが供給されるデータバスと、 前記ＥＰＲＯＭに対する書込みデータ及びアドレス指定
のための本数に相当するバス線を持つ書込み用バスと、 前記データバス及び書込み用バスに接続され、前記ＣＰ
Ｕに入力及び出力されるデータ、前記書込みデータ及び
アドレスを入出力ピンに与え又は前記入出力ピンから与
えられる入出力ポートとを有し、 前記入出力ポートは、前記入出力ピンと前記データバス
とに接続された少なくとも第１の入力バッファ又は出力
バッファの一方と、前記入出力ピンと前記書込み用バス
とに接続された第２の入力バッファとを備え、前記ＥＰ
ＲＯＭへの書込み時には、前記ＥＰＲＯＭへの書込みを
指示する制御信号に応答して、前記第１の入力バッファ
及び前記出力バッファを前記入出力ピンから切離すと共
に前記第２の入力バッファを前記入出力ピンに接続し、
前記ＥＰＲＯＭへの書込み時以外には、少なくとも前記
第１の入力バッファ又は出力バッファの一方を前記入出
力ピンに接続し、前記第２の入力バッファを前記入出力
ピンから切離すことを特徴とする内蔵されるＥＰＲＯＭ
への書込みが可能であるワンチップマイクロコンピュー
タが提供される。
Ｍから出力されるデータが供給されるデータバスと、 前記ＥＰＲＯＭに対する書込みデータ及びアドレス指定
のための本数に相当するバス線を持つ書込み用バスと、 前記データバス及び書込み用バスに接続され、前記ＣＰ
Ｕに入力及び出力されるデータ、前記書込みデータ及び
アドレスを入出力ピンに与え又は前記入出力ピンから与
えられる入出力ポートとを有し、 前記入出力ポートは、前記入出力ピンと前記データバス
とに接続された少なくとも第１の入力バッファ又は出力
バッファの一方と、前記入出力ピンと前記書込み用バス
とに接続された第２の入力バッファとを備え、前記ＥＰ
ＲＯＭへの書込み時には、前記ＥＰＲＯＭへの書込みを
指示する制御信号に応答して、前記第１の入力バッファ
及び前記出力バッファを前記入出力ピンから切離すと共
に前記第２の入力バッファを前記入出力ピンに接続し、
前記ＥＰＲＯＭへの書込み時以外には、少なくとも前記
第１の入力バッファ又は出力バッファの一方を前記入出
力ピンに接続し、前記第２の入力バッファを前記入出力
ピンから切離すことを特徴とする内蔵されるＥＰＲＯＭ
への書込みが可能であるワンチップマイクロコンピュー
タが提供される。
（カ）実施例 第２図は、本発明の一実施例としてのワンチップマイク
ロコンピュータの全体構成を概略的に示す。
ロコンピュータの全体構成を概略的に示す。
本発明が第１図に示される従来例と相違する点として、
まず従来例においてはＲＯＭとしてマスクＲＯＭ４を内
蔵させているが、本発明ではこれをＥＰＲＯＭ７におき
かえている。
まず従来例においてはＲＯＭとしてマスクＲＯＭ４を内
蔵させているが、本発明ではこれをＥＰＲＯＭ７におき
かえている。
そして該ＥＰＲＯＭ７への書込みのために、ワンチップ
マイクロコンピュータが本来有する入出力ピン（例えば
４８本の入出力ピン）のうち例えば１６本の入出力ピン
Ｐ １，Ｐ ２，Ｐ ３，Ｐ ４，……、すなわち第２図の実施
例では入出力ポート（Ｉ／Ｏポート）61，62，63および
64に各４本ずつ設けられている合計１６本のピンにＥＰ
ＲＯＭ用書込み回路を付加する。
マイクロコンピュータが本来有する入出力ピン（例えば
４８本の入出力ピン）のうち例えば１６本の入出力ピン
Ｐ １，Ｐ ２，Ｐ ３，Ｐ ４，……、すなわち第２図の実施
例では入出力ポート（Ｉ／Ｏポート）61，62，63および
64に各４本ずつ設けられている合計１６本のピンにＥＰ
ＲＯＭ用書込み回路を付加する。
第３図は、第２図に示されるワンチップマイクロコンピ
ュータのうち I／O ポート６１の部分の内部構成の一例
を示したもので、該 I／O ポート６１に付属する４本の
入出力ピンＰ １，Ｐ ２，Ｐ ３およびＰ ４はそれぞれ出力
バッファとしてのインバータ612， 614，616および618
を介してデータバスすなわちデータ入出力回路に接続さ
れるとともに、第２の入力バッファとしてのインバータ
611， 613，615 および 617を介してＥＰＲＯＭ用書込
み用バスの一端にも接続されてＥＰＲＯＭ用書込み回路
を構成する。そして該ＥＰＲＯＭ書込み用バスの他端は
ＥＰＲＯＭに接続される。
ュータのうち I／O ポート６１の部分の内部構成の一例
を示したもので、該 I／O ポート６１に付属する４本の
入出力ピンＰ １，Ｐ ２，Ｐ ３およびＰ ４はそれぞれ出力
バッファとしてのインバータ612， 614，616および618
を介してデータバスすなわちデータ入出力回路に接続さ
れるとともに、第２の入力バッファとしてのインバータ
611， 613，615 および 617を介してＥＰＲＯＭ用書込
み用バスの一端にも接続されてＥＰＲＯＭ用書込み回路
を構成する。そして該ＥＰＲＯＭ書込み用バスの他端は
ＥＰＲＯＭに接続される。
Ｐi は該ＥＰＲＯＭ用書込み回路の各インバータにイネ
ーブル信号Ｎを入力するためのイネーブル信号入力用
ピンで、この実施例においては第１図に示されるリセッ
ト信号用のピンＰi をこのイネーブル信号入力用ピンに
兼用させている。そして該ピンＰi から所定のイネーブ
ル信号Ｎが入力された場合には、インバータ 611， 6
13， 615および 617が接続状態となって装置外部から各
データ入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４を通してＥＰ
ＲＯＭへの書込みを行うことができるとともに、インバ
ータ 612， 614， 616および 618は切離し状態となって
データ入出力回路を対応するデータ入出力ピンから切離
す。
ーブル信号Ｎを入力するためのイネーブル信号入力用
ピンで、この実施例においては第１図に示されるリセッ
ト信号用のピンＰi をこのイネーブル信号入力用ピンに
兼用させている。そして該ピンＰi から所定のイネーブ
ル信号Ｎが入力された場合には、インバータ 611， 6
13， 615および 617が接続状態となって装置外部から各
データ入出力ピンＰ １，Ｐ ２，Ｐ ３，Ｐ ４を通してＥＰ
ＲＯＭへの書込みを行うことができるとともに、インバ
ータ 612， 614， 616および 618は切離し状態となって
データ入出力回路を対応するデータ入出力ピンから切離
す。
そしてＥＰＲＯＭへの所要の書込みが終了すれば該イネ
ーブル信号の入力を断つことにより、逆にインバータ 6
11， 613， 615および 617が切離し状態となり、一方、
インバータ 612， 614，616 および 618が接続状態とな
るから、EPROM 用書込み回路を無効にするとともに、デ
ータ入出力回路を各データ入出力ピンに接続して通常の
使用状態とする。
ーブル信号の入力を断つことにより、逆にインバータ 6
11， 613， 615および 617が切離し状態となり、一方、
インバータ 612， 614，616 および 618が接続状態とな
るから、EPROM 用書込み回路を無効にするとともに、デ
ータ入出力回路を各データ入出力ピンに接続して通常の
使用状態とする。
なお上記実施例において、合計１６本のピンにＥＰＲＯ
Ｍ用書込み回路が付加されているが、このうち１２本の
ピンはＥＰＲＯＭへのデータ書込み時に所定のアドレス
指定を行うアドレスピンとして機能するものであり、残
り４本のピンが４ビットのデータを書き込むためのピン
として機能する。
Ｍ用書込み回路が付加されているが、このうち１２本の
ピンはＥＰＲＯＭへのデータ書込み時に所定のアドレス
指定を行うアドレスピンとして機能するものであり、残
り４本のピンが４ビットのデータを書き込むためのピン
として機能する。
また第３図に示される I／O ポート６１においては、出
力ポートのみが示されているが、これを双方向の入出力
ポートとする場合には、第４図に示すように例えばデー
タバスとデータ入出力ピンＰ１との間にはデータを外部
に出力させる出力バッファとしてのインバータ6121と外
部からデータを入力させる第１の入力バッファとしての
インバータ6122とをそなえる。
力ポートのみが示されているが、これを双方向の入出力
ポートとする場合には、第４図に示すように例えばデー
タバスとデータ入出力ピンＰ１との間にはデータを外部
に出力させる出力バッファとしてのインバータ6121と外
部からデータを入力させる第１の入力バッファとしての
インバータ6122とをそなえる。
そしてＥＰＲＯＭへ書込むときはインバータ6121，6122
をディスエーブルして第２の入力バッファとしてのイン
バータ611のみをイネーブルにする。また通常使用のと
きはインバータ611 をディスエーブルとし、データの入
出力に応じてインバータ6121および6122の一方をイネー
ブルにする。
をディスエーブルして第２の入力バッファとしてのイン
バータ611のみをイネーブルにする。また通常使用のと
きはインバータ611 をディスエーブルとし、データの入
出力に応じてインバータ6121および6122の一方をイネー
ブルにする。
そして本発明は前述したように、これらのピンをワンチ
ップマイクロコンピュータが本来有しているデータ入出
力ピンの一部が兼用している点に特長がある。なお本発
明では、イネーブル信号入力用のピンＰi も、マイクロ
コンピュータが本来有しているピンに兼用させるのが好
ましく、前記実施例では該ピンＰi としてリセット用の
ピンを用いているが、それ以外の用途の制御信号用のピ
ンを用いることもできる。
ップマイクロコンピュータが本来有しているデータ入出
力ピンの一部が兼用している点に特長がある。なお本発
明では、イネーブル信号入力用のピンＰi も、マイクロ
コンピュータが本来有しているピンに兼用させるのが好
ましく、前記実施例では該ピンＰi としてリセット用の
ピンを用いているが、それ以外の用途の制御信号用のピ
ンを用いることもできる。
（キ）発明の効果 本発明によれば、プログラムカウンタの出力が外部に導
出されない、すなわちアドレスピンを有しないワンチッ
プマイクロコンピュータであっても、該マイクロコンピ
ュータのピンの数を本来の数にとどめたままで内蔵した
ＥＰＲＯＭへのデータ内容の高速な書込みが可能な形式
のワンチップマイクロコンピュータが得られる。
出されない、すなわちアドレスピンを有しないワンチッ
プマイクロコンピュータであっても、該マイクロコンピ
ュータのピンの数を本来の数にとどめたままで内蔵した
ＥＰＲＯＭへのデータ内容の高速な書込みが可能な形式
のワンチップマイクロコンピュータが得られる。
第１図は、従来のワンチップマイクロコンピュータの全
体構成を概略的に示す図、 第２図は、本発明の一実施例としてのワンチップマイク
ロコンピュータの全体構成を概略的に示す図、 第３図および第４図は、第２図のワンチップマイクロコ
ンピュータにおける I／O ポートの内部構成の一例を示
す図である。 （符号の説明） １……ＣＰＵ、２……プログラムカウンタ、 ３……ＲＡＭ、４……ＲＯＭ、 ５……デコーダ、 61，62，63，64，65，66…… I／O ポート、 ７……ＥＰＲＯＭ。
体構成を概略的に示す図、 第２図は、本発明の一実施例としてのワンチップマイク
ロコンピュータの全体構成を概略的に示す図、 第３図および第４図は、第２図のワンチップマイクロコ
ンピュータにおける I／O ポートの内部構成の一例を示
す図である。 （符号の説明） １……ＣＰＵ、２……プログラムカウンタ、 ３……ＲＡＭ、４……ＲＯＭ、 ５……デコーダ、 61，62，63，64，65，66…… I／O ポート、 ７……ＥＰＲＯＭ。
Claims (1)
- 【請求項１】ＣＰＵに接続されたＥＰＲＯＭと、 前記ＣＰＵに入力及び出力されるデータ、前記ＥＰＲＯ
Ｍから出力されるデータが供給されるデータバスと、 前記ＥＰＲＯＭに対する書込みデータ及びアドレス指定
のための本数に相当するバス線を持つ書込み用バスと、 前記データバス及び書込み用バスに接続され、前記ＣＰ
Ｕに入力及び出力されるデータ、前記書込みデータ及び
アドレスを入出力ピンに与え又は前記入出力ピンから与
えられる入出力ポートとを有し、 前記入出力ポートは、前記入出力ピンと前記データバス
とに接続された少なくとも第１の入力バッファ又は出力
バッファの一方と、前記入出力ピンと前記書込み用バス
とに接続された第２の入力バッファとを備え、前記ＥＰ
ＲＯＭへの書込み時には、前記ＥＰＲＯＭへの書込みを
指示する制御信号に応答して、前記第１の入力バッファ
及び前記出力バッファを前記入出力ピンから切離すと共
に前記第２の入力バッファを前記入出力ピンに接続し、
前記ＥＰＲＯＭへの書込み時以外には、少なくとも前記
第１の入力バッファ又は出力バッファの一方を前記入出
力ピンに接続し、前記第２の入力バッファを前記入出力
ピンから切離すことを特徴とする内蔵されるＥＰＲＯＭ
への書込みが可能であるワンチップマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094084A JPH0661109B2 (ja) | 1984-06-01 | 1984-06-01 | 内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094084A JPH0661109B2 (ja) | 1984-06-01 | 1984-06-01 | 内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60256868A JPS60256868A (ja) | 1985-12-18 |
| JPH0661109B2 true JPH0661109B2 (ja) | 1994-08-10 |
Family
ID=14548425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094084A Expired - Fee Related JPH0661109B2 (ja) | 1984-06-01 | 1984-06-01 | 内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661109B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0186000U (ja) * | 1987-11-30 | 1989-06-07 | ||
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| TW231343B (ja) | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| JP6304472B2 (ja) * | 2013-02-12 | 2018-04-04 | セイコーエプソン株式会社 | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
-
1984
- 1984-06-01 JP JP11094084A patent/JPH0661109B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＭＣＳ−５１ファミリ・ユーザーズマニュアル，インテルジャパン（昭５８−９−２０），Ｐ．５〜２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60256868A (ja) | 1985-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349870A (en) | Microcomputer with programmable multi-function port | |
| EP0338317B1 (en) | Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes | |
| JPH0661109B2 (ja) | 内蔵されるｅｐｒｏｍへの書込みが可能であるワンチップマイクロコンピュ−タ | |
| JPH0140366B2 (ja) | ||
| JP3380827B2 (ja) | エミュレータ装置 | |
| JPH0746308B2 (ja) | 表示制御装置およびマイクロコンピュータ・システム | |
| JPH0353363A (ja) | バスアーキテクチャ変換回路 | |
| JPS60144857A (ja) | Ｃｐｕ周辺回路 | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JPS5842545B2 (ja) | メモリ−カ−ドのブロック選択方式 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH0683765A (ja) | マイクロコンピュータ | |
| JPH01195555A (ja) | マイクロコンピュータ | |
| JPS60114954A (ja) | 超小形計算機 | |
| JP2680013B2 (ja) | プログラマブルコントローラの外部入出力制御回路 | |
| JP2946508B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0516615B2 (ja) | ||
| JPH0664622B2 (ja) | マイクロコンピユ−タ | |
| JPH0776896B2 (ja) | 集積回路 | |
| JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JP2000105644A (ja) | バス制御装置 | |
| JPH03266159A (ja) | 入出力制御装置 | |
| JPS6218946B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |