JPH01316905A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPH01316905A JPH01316905A JP63146785A JP14678588A JPH01316905A JP H01316905 A JPH01316905 A JP H01316905A JP 63146785 A JP63146785 A JP 63146785A JP 14678588 A JP14678588 A JP 14678588A JP H01316905 A JPH01316905 A JP H01316905A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistor
- conductor
- conductors
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000004332 silver Substances 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000009966 trimming Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は混成集積回路基板に関するものである。
［従来の技術１
従来、等しい回路内容を持ち、且つ、要求される抵抗値
が異なる複数種の混成集積回路を開発する場合、導体及
び抵抗体形成工程の準備時間低減、並びに印刷スクリー
ンあるいは露光マスクの管理点数削減を図る上で、品種
ごとに個別の導体パターン及び低抗体パターンを用意せ
ずに、導体パターン及び抵抗体パターンを共用すること
が理想とされている。
が異なる複数種の混成集積回路を開発する場合、導体及
び抵抗体形成工程の準備時間低減、並びに印刷スクリー
ンあるいは露光マスクの管理点数削減を図る上で、品種
ごとに個別の導体パターン及び低抗体パターンを用意せ
ずに、導体パターン及び抵抗体パターンを共用すること
が理想とされている。
しかしながら、同−面積抵抗値を持つ材料で抵抗体を形
成することを条件として、パターンを共用した場合、高
い目標抵抗値を要求される品種については、抵抗体のト
リミング桟幅が短かくなり、抵抗値精度の悪化、許容電
力量の低下等の不都合が生じる。
成することを条件として、パターンを共用した場合、高
い目標抵抗値を要求される品種については、抵抗体のト
リミング桟幅が短かくなり、抵抗値精度の悪化、許容電
力量の低下等の不都合が生じる。
第１図（ａ）は、パターンを共用した混成集積回路基板
の一例を説明するための部分回路図で、第１図（ｂ）及
び（ｃ）は第１図（ａ）の回路図に対応するパターン図
である６導体１と導体３の間に抵抗体２が形成され、導
体３はトランジスタ５の電極４に接続された構成になっ
ており、回路は抵抗体２にトリミング切込み満６を入れ
て調整する。
の一例を説明するための部分回路図で、第１図（ｂ）及
び（ｃ）は第１図（ａ）の回路図に対応するパターン図
である６導体１と導体３の間に抵抗体２が形成され、導
体３はトランジスタ５の電極４に接続された構成になっ
ており、回路は抵抗体２にトリミング切込み満６を入れ
て調整する。
第１図（ｂ）は、低い目標抵抗値を要求される品種にお
けるトリミング後の状態を示したものであり、抵抗体２
のトリミング桟幅は正常である。
けるトリミング後の状態を示したものであり、抵抗体２
のトリミング桟幅は正常である。
第１図（ｃ）は、高い目標抵抗値を要求される品種にお
けるトリミング後の状態を示したものであり、抵抗体２
のトリミング桟幅は短か過ぎる。
けるトリミング後の状態を示したものであり、抵抗体２
のトリミング桟幅は短か過ぎる。
なお、第１図（ｂ）及び（Ｃ）にそれぞれ示される抵抗
体２は同一面積抵抗値を持つ材料で形成されたものであ
る。
体２は同一面積抵抗値を持つ材料で形成されたものであ
る。
〔本発明が解決しようとする問題点］
上記の構成の混成集積回路基板において、パターンを共
用する品種の中で、高い目標抵抗値を要求される品種に
ついては、抵抗体のトリミング桟幅が短かくなり過ぎ、
抵抗値精度の悪化、許容電力量の低下等の問題が生じる
。
用する品種の中で、高い目標抵抗値を要求される品種に
ついては、抵抗体のトリミング桟幅が短かくなり過ぎ、
抵抗値精度の悪化、許容電力量の低下等の問題が生じる
。
〔問題を解決するための手段１
本発明は、基板に導体及び抵抗体を有する混成集積回路
基板において、直列接続された抵抗体上に抵抗体短絡用
導体を設け、不用となる抵抗体部分の両端をチップジャ
ンパーあるいは銀ペースト等で短絡することにより、上
記の問題点を解決しようとするものである６ ［実施例〕 次に、本発明の実施例について図面を用いて説明する。
基板において、直列接続された抵抗体上に抵抗体短絡用
導体を設け、不用となる抵抗体部分の両端をチップジャ
ンパーあるいは銀ペースト等で短絡することにより、上
記の問題点を解決しようとするものである６ ［実施例〕 次に、本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例を説明するためのパターン図
で、第１図と同一機能を有する箇所については同一符号
を付している。
で、第１図と同一機能を有する箇所については同一符号
を付している。
第２図の特徴は、第１図（ｂ）及び（Ｃ）に示すような
異なる抵抗値を要求する複数種の混成集積回路基板にお
いて、パターンを共用でき、且つ、構成する抵抗体のト
リミング加工において正常なトリミング桟幅を残した抵
抗値調整ができるところにある。
異なる抵抗値を要求する複数種の混成集積回路基板にお
いて、パターンを共用でき、且つ、構成する抵抗体のト
リミング加工において正常なトリミング桟幅を残した抵
抗値調整ができるところにある。
それは、抵抗体２を適当な抵抗値比率に分割する抵抗体
短絡用導体７を用意することによって実現できる。
短絡用導体７を用意することによって実現できる。
第２図で第１図（ｂ）のトリミングされた抵抗体２に相
当する低い目標抵抗値を得る場合は、導体３と抵抗体短
絡用導体７の間で抵抗値調整を行ない、部品実装工程時
に導体１と抵抗体短絡用導体７の間をチップジャンパー
あるいは銀ペースト８で短絡する。
当する低い目標抵抗値を得る場合は、導体３と抵抗体短
絡用導体７の間で抵抗値調整を行ない、部品実装工程時
に導体１と抵抗体短絡用導体７の間をチップジャンパー
あるいは銀ペースト８で短絡する。
また、第２図で第１図（Ｃ）のトリミングされた抵抗体
２に相当する高い目標抵抗値を得る場合は、導体１と導
体３の間で抵抗値調整な行ない、導体１と抵抗体短絡用
導体７０間は開放しておく。
２に相当する高い目標抵抗値を得る場合は、導体１と導
体３の間で抵抗値調整な行ない、導体１と抵抗体短絡用
導体７０間は開放しておく。
以上説明したように、本発明によれば、等しい回路内容
を持ち、且つ、要求される抵抗値が異なる複数種の混成
集積回路基板を開発するにあたって、品種にかかわらず
、要求される抵抗値精度、許容電力量を容易に得ること
ができる。
を持ち、且つ、要求される抵抗値が異なる複数種の混成
集積回路基板を開発するにあたって、品種にかかわらず
、要求される抵抗値精度、許容電力量を容易に得ること
ができる。
また、同時に、導体及び抵抗体形成時の準備時間低減、
並びに印刷スクリーンあるいは露光マスクの管理点数削
減が実現され大幅な製造原価の低減を図ることが出来る
。
並びに印刷スクリーンあるいは露光マスクの管理点数削
減が実現され大幅な製造原価の低減を図ることが出来る
。
第１図はパターンを共用した従来の混成集積回路の一例
を説明するためのものであって、（ａ）は部分回路図、
（ｂ）及び（ｃ）は（ａ）の回路図に対応するパターン
図である。 第２図は本発明の一実施例のパターン図である。 図中１は導体、２は低抗体、３は導体、４はトランジス
タの電極、５はトランジスタ、６はトリミングの切込み
溝、７は抵抗体短絡用導体、８はチップジャンパーある
いは銀ペーストをそれぞれ示す。
を説明するためのものであって、（ａ）は部分回路図、
（ｂ）及び（ｃ）は（ａ）の回路図に対応するパターン
図である。 第２図は本発明の一実施例のパターン図である。 図中１は導体、２は低抗体、３は導体、４はトランジス
タの電極、５はトランジスタ、６はトリミングの切込み
溝、７は抵抗体短絡用導体、８はチップジャンパーある
いは銀ペーストをそれぞれ示す。
Claims (1)
- 基板に導体及び抵抗体を有する混成集積回路において
、導体間に直列に接続された抵抗体上に、抵抗体短絡用
導体を設けたことを特徴とする混成集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146785A JPH01316905A (ja) | 1988-06-16 | 1988-06-16 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146785A JPH01316905A (ja) | 1988-06-16 | 1988-06-16 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01316905A true JPH01316905A (ja) | 1989-12-21 |
Family
ID=15415484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146785A Pending JPH01316905A (ja) | 1988-06-16 | 1988-06-16 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01316905A (ja) |
-
1988
- 1988-06-16 JP JP63146785A patent/JPH01316905A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320041B2 (ja) | ||
| JPS636804A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JPH01316905A (ja) | 混成集積回路基板 | |
| DE3741200A1 (de) | Verfahren zur herstellung einer dickschicht-leiterplatte | |
| JPH01224160A (ja) | ソルダーマスク | |
| JPH0611320U (ja) | チップインダクタ | |
| JPS5813040B2 (ja) | コンセイカイロノセイゾウホウホウ | |
| JPH0485865A (ja) | 集積回路の製造方法 | |
| JPS61124161A (ja) | 厚膜抵抗体の形成方法 | |
| JPS62140449A (ja) | 厚膜基板装置 | |
| JPH02264460A (ja) | 混成集積回路装置 | |
| JPH0714668U (ja) | 回路基板装置 | |
| JPS6074501A (ja) | 厚膜抵抗体 | |
| JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
| JPH0316194A (ja) | 厚膜印刷基板 | |
| JPS61222101A (ja) | 調整の容易な印刷抵抗の形成方法 | |
| JPS6070753A (ja) | 膜抵抗体配線板装置 | |
| JPH03163801A (ja) | 厚膜抵抗の形成方法 | |
| JPH04105302A (ja) | 厚膜抵抗体形成法 | |
| JPS58159301A (ja) | 印刷抵抗装置 | |
| JPH01253297A (ja) | 厚膜回路装置の製造方法 | |
| JPS61251109A (ja) | インダクタンス素子の製造方法 | |
| JPH0424903A (ja) | 厚膜回路基板 | |
| JPS5575250A (en) | Method of forming closed loop circuit | |
| JPS6340394A (ja) | 混成集積回路基板 |