JPH068800B2 - 半導体センサ及びその製造方法 - Google Patents
半導体センサ及びその製造方法Info
- Publication number
- JPH068800B2 JPH068800B2 JP60033101A JP3310185A JPH068800B2 JP H068800 B2 JPH068800 B2 JP H068800B2 JP 60033101 A JP60033101 A JP 60033101A JP 3310185 A JP3310185 A JP 3310185A JP H068800 B2 JPH068800 B2 JP H068800B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- sensor
- semiconductor sensor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P10/00—Bonding of wafers, substrates or parts of devices
- H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
- H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/403—Cells and electrode assemblies
- G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Biochemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体センサに係わり、特に素子が直接溶液
に晒される半導体センサの構造及びその製造方法に関す
る。
に晒される半導体センサの構造及びその製造方法に関す
る。
半導体センサ、特に直接素子が溶液に触れるＩＳＦＥＴ
においては、素子全体を絶縁する必要がある。素子全体
を絶縁する方法としては、これまで次の２つの方法が代
表的である。
においては、素子全体を絶縁する必要がある。素子全体
を絶縁する方法としては、これまで次の２つの方法が代
表的である。
(1)素子全体をＳｉ3Ｎ4等のパッシベーション膜で覆う
方法。
方法。
(2)サファイア基板上にＳｉをエピタキシャル成長させ
た、所謂ＳＯＳ基板を用いる方法。
た、所謂ＳＯＳ基板を用いる方法。
しかしながら、この種の方法にあっては次のような問題
があった。
があった。
即ち、第１の方法では、パッシベーション膜形成前に予
め、素子外形をくり抜き（実際はエッチングしてすかし
ぼり状に素子を残す）、外周全面に膜が形成できるよう
にしておかねばならない。このため、工程が煩雑となる
他、くり抜き加工によるウェハの強度低下、エッチング
液による汚染の虞れ（アルカリ性エッチャントを通常用
いるため、エッチング後は通常のプロセスに入れること
ができない）等の問題がある。従って、現在広く普及し
ているウェハスケールの半導体製造ラインを用いること
ができず、大量生産にも適さない。
め、素子外形をくり抜き（実際はエッチングしてすかし
ぼり状に素子を残す）、外周全面に膜が形成できるよう
にしておかねばならない。このため、工程が煩雑となる
他、くり抜き加工によるウェハの強度低下、エッチング
液による汚染の虞れ（アルカリ性エッチャントを通常用
いるため、エッチング後は通常のプロセスに入れること
ができない）等の問題がある。従って、現在広く普及し
ているウェハスケールの半導体製造ラインを用いること
ができず、大量生産にも適さない。
第２の方法では、第５図に示す如くサファイア基板５１
上のＳｉ層５２に素子を形成した後、素子以外のＳｉ層
をエッチング除去し、サファイア基板５１を露出させ
る。その後、全面にＳｉ3Ｎ4等のパッシベーション膜５
３を形成し、素子部分を完全にサファイアとパッシベー
ション膜で覆ってしまう。この方法を用いれば、素子の
外形加工は必要なく、ウェハから通常のダイシングによ
って、素子を切り出すことができる（切断面は、Ｓｉ3
Ｎ4とサファイアとがでるだけで、素子は絶縁されてい
る）。このように優れた方法ではあるが、基板となるＳ
ＯＳウェハの作成に工数がかかり高価となる他、基板サ
ファイアからのＡによる汚染の可能性もある。
上のＳｉ層５２に素子を形成した後、素子以外のＳｉ層
をエッチング除去し、サファイア基板５１を露出させ
る。その後、全面にＳｉ3Ｎ4等のパッシベーション膜５
３を形成し、素子部分を完全にサファイアとパッシベー
ション膜で覆ってしまう。この方法を用いれば、素子の
外形加工は必要なく、ウェハから通常のダイシングによ
って、素子を切り出すことができる（切断面は、Ｓｉ3
Ｎ4とサファイアとがでるだけで、素子は絶縁されてい
る）。このように優れた方法ではあるが、基板となるＳ
ＯＳウェハの作成に工数がかかり高価となる他、基板サ
ファイアからのＡによる汚染の可能性もある。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、ＳＯＳ基板を用いることなく、廉価に
実現することができ、且つ大量生産に適した半導体セン
サの構造及びその製造方法を提供することにある。
とするところは、ＳＯＳ基板を用いることなく、廉価に
実現することができ、且つ大量生産に適した半導体セン
サの構造及びその製造方法を提供することにある。
本発明の骨子は、接着剤を用いないＳｉウェハの直接接
着技術を利用して半導体センサを形成することにある。
着技術を利用して半導体センサを形成することにある。
即ち本発明は、素子自体が直接溶液等に晒される半導体
センサにおいて、表面が平坦に加工された基体と、この
基体上の表面に接着剤を用いることなく直接接合により
接合されセンサ素子が形成されたＳｉ基板と、少なくと
もこのＳｉ基板の露出表面を被覆するよう形成された絶
縁膜とを具備してなるものである。
センサにおいて、表面が平坦に加工された基体と、この
基体上の表面に接着剤を用いることなく直接接合により
接合されセンサ素子が形成されたＳｉ基板と、少なくと
もこのＳｉ基板の露出表面を被覆するよう形成された絶
縁膜とを具備してなるものである。
また本発明は、上記構造の半導体センサを製造する方法
において、表面がそれぞれ平坦な状態にある基体とＳｉ
基板とを清浄な雰囲気中で密着し、この状態で２００
［℃］以上に加熱して上記基体及びＳｉ基板を接合した
のち、上記Ｓｉ基板に複数のセンサ素子を離間して形成
し、次いで上記センサ素子が形成された領域以外のＳｉ
部分を除去し、次いで少なくともＳｉ基板の露出表面を
絶縁膜で被覆し、しかるのち前記基体をダイシングして
個々のセンサ素子に分割するようにした方法である。
において、表面がそれぞれ平坦な状態にある基体とＳｉ
基板とを清浄な雰囲気中で密着し、この状態で２００
［℃］以上に加熱して上記基体及びＳｉ基板を接合した
のち、上記Ｓｉ基板に複数のセンサ素子を離間して形成
し、次いで上記センサ素子が形成された領域以外のＳｉ
部分を除去し、次いで少なくともＳｉ基板の露出表面を
絶縁膜で被覆し、しかるのち前記基体をダイシングして
個々のセンサ素子に分割するようにした方法である。
本発明では、Ｓｉウェハの直接接着技術を用いている
が、この接着には次のような直接接合法を用いればよ
い。即ち、Ｓｉウェハ等の接合すべき表面を表面粗さ５
００［Å］以下、好ましくは５０［Å］以下に鏡面研磨
したのち、水洗処理等により研磨表面を親水性にする。
次いで、親水性となった表面同志を密着し、この状態で
２００［℃］以上に加熱することによって、強固な直接
接合が得られることになる。
が、この接着には次のような直接接合法を用いればよ
い。即ち、Ｓｉウェハ等の接合すべき表面を表面粗さ５
００［Å］以下、好ましくは５０［Å］以下に鏡面研磨
したのち、水洗処理等により研磨表面を親水性にする。
次いで、親水性となった表面同志を密着し、この状態で
２００［℃］以上に加熱することによって、強固な直接
接合が得られることになる。
本発明では、この接合ウェハの片面のＳｉを１０〜３０
［μｍ］の厚みを残して研磨ラッピングする。そして、
このＳｉ面上に素子を形成し、不要Ｓｉ部分をエッチン
グ除去する。その後、Ｓｉ3Ｎ4，Ａ2Ｏ3，Ｔａ2Ｏ5等
の無機物絶縁膜を全体に着膜し、パッシベーションとす
る。ここまでをウェハスケールで処理した後ダイシング
すれば、切断面に素子部のシリコンは露出せず、完全に
絶縁することができることになる。
［μｍ］の厚みを残して研磨ラッピングする。そして、
このＳｉ面上に素子を形成し、不要Ｓｉ部分をエッチン
グ除去する。その後、Ｓｉ3Ｎ4，Ａ2Ｏ3，Ｔａ2Ｏ5等
の無機物絶縁膜を全体に着膜し、パッシベーションとす
る。ここまでをウェハスケールで処理した後ダイシング
すれば、切断面に素子部のシリコンは露出せず、完全に
絶縁することができることになる。
本発明によれば、素子外形加工等の特殊なプロセスなし
に、素子全体をパッシベーションすることができる。し
かも、ＳＯＳ基板等を用いる必要もないので、製造コス
トの増大を招くこともない。このため、半導体センサの
大量生産を実現することができ、且つ製造コストの低減
をはかり得る。
に、素子全体をパッシベーションすることができる。し
かも、ＳＯＳ基板等を用いる必要もないので、製造コス
トの増大を招くこともない。このため、半導体センサの
大量生産を実現することができ、且つ製造コストの低減
をはかり得る。
第１図は本発明の一実施例に係わるＩＳＦＥＴの概略構
造を示す平面図、第２図は第１図の矢視Ａ−Ａ断面図、
第３図は第１図の矢視Ｂ−Ｂ断面図である。Ｓｉ基体１
１の上面にＳｉＯ2膜１３を介してＳｉ基板１２が直接
接合されている。Ｓｉ基板１２はＳｉ基体１１の表面中
央部に選択的に形成されている。Ｓｉ基板１２の表面に
は、不純物拡散によりソース１４及びドレイン１５がそ
れぞれ形成されている。また、Ｓｉ基板１２の上面には
ゲート酸化膜（ＳｉＯ2膜）１６が形成されている。そ
して、上記接合されたＳｉ基体１１及びＳｉ基板１２の
上面全面には、パッシベーション膜としてＳｉ3Ｎ4膜１
７が形成されている。
造を示す平面図、第２図は第１図の矢視Ａ−Ａ断面図、
第３図は第１図の矢視Ｂ−Ｂ断面図である。Ｓｉ基体１
１の上面にＳｉＯ2膜１３を介してＳｉ基板１２が直接
接合されている。Ｓｉ基板１２はＳｉ基体１１の表面中
央部に選択的に形成されている。Ｓｉ基板１２の表面に
は、不純物拡散によりソース１４及びドレイン１５がそ
れぞれ形成されている。また、Ｓｉ基板１２の上面には
ゲート酸化膜（ＳｉＯ2膜）１６が形成されている。そ
して、上記接合されたＳｉ基体１１及びＳｉ基板１２の
上面全面には、パッシベーション膜としてＳｉ3Ｎ4膜１
７が形成されている。
このような構造であれば、Ｓｉ基板１２に形成された素
子はその周囲をＳｉＯ2膜１３及びＳｉ3Ｎ4膜１７で完
全に覆われたものとなり、素子は完全にパッシベーショ
ンされることになる。
子はその周囲をＳｉＯ2膜１３及びＳｉ3Ｎ4膜１７で完
全に覆われたものとなり、素子は完全にパッシベーショ
ンされることになる。
第３図（ａ）〜（ｄ）は上記実施例センサの製造工程を
示す断面図である。まず、Ｓｉ基体として、厚さ４００
［μｍ］のＳｉウェハ（３インチ径，Ｐ型，Ｂ濃度１０
15／cm3）１１，１２を用意し、これらの接合すべき各
表面を表面粗さ５００［Å］以下に鏡面研磨した。次い
で、第１のＳｉ基体１１の表面に厚さ１０００［Å］の
熱酸化膜１３を形成したのち、第１及び第２のＳｉ基体
を水洗処理等により親水性とした。続いて、第３図
（ａ）に示す如く基体１１，１２を清浄な雰囲気中で密
着し、この状態で２００［℃］以上に加熱して各基体１
１，１２同志を接合した。
示す断面図である。まず、Ｓｉ基体として、厚さ４００
［μｍ］のＳｉウェハ（３インチ径，Ｐ型，Ｂ濃度１０
15／cm3）１１，１２を用意し、これらの接合すべき各
表面を表面粗さ５００［Å］以下に鏡面研磨した。次い
で、第１のＳｉ基体１１の表面に厚さ１０００［Å］の
熱酸化膜１３を形成したのち、第１及び第２のＳｉ基体
を水洗処理等により親水性とした。続いて、第３図
（ａ）に示す如く基体１１，１２を清浄な雰囲気中で密
着し、この状態で２００［℃］以上に加熱して各基体１
１，１２同志を接合した。
次いで、第３図（ｂ）に示す如く上側の第２のＳｉ基体
１２を３０［μｍ］の厚さになるまで研磨し、ラッピン
グ仕上げした。これにより、前記Ｓｉ基体１２が薄いＳ
ｉ基板となる。
１２を３０［μｍ］の厚さになるまで研磨し、ラッピン
グ仕上げした。これにより、前記Ｓｉ基体１２が薄いＳ
ｉ基板となる。
次いで、第３図（ｃ）に示す如くＳｉ基板１２に不純物
を選択的に拡散し、ソース１４及びドレイン１５を形成
した。これにより、ゲート幅４００［μｍ］，ゲート長
２０［μｍ］のゲートが形成される。なお、この構造で
は、ゲート部以外のソース・ドレイン間の分離が完全な
ため、チャネルストッパが不要である。また、この工程
では、複数のＦＥＴ素子をそれぞれ離間して形成した。
その後、素子部以外のＳｉをエッチング除去し、ＳｉＯ
2膜１３を露出させた。
を選択的に拡散し、ソース１４及びドレイン１５を形成
した。これにより、ゲート幅４００［μｍ］，ゲート長
２０［μｍ］のゲートが形成される。なお、この構造で
は、ゲート部以外のソース・ドレイン間の分離が完全な
ため、チャネルストッパが不要である。また、この工程
では、複数のＦＥＴ素子をそれぞれ離間して形成した。
その後、素子部以外のＳｉをエッチング除去し、ＳｉＯ
2膜１３を露出させた。
次いで、第３図（ｄ）に示す如く、素子ゲート部をゲー
ト酸化して厚さ５００［Å］のゲート酸化膜１６を形成
したのち、全体にＳｉ3Ｎ4膜１７をＣＶＤ法で厚さ８０
０［Å］着膜した。その後、コンタクト形成部のＳｉ3
Ｎ4膜１７及びＳｉＯ2膜１６をエッチング除去し、コン
タクトパッド（図示せず）を蒸着形成した。その後、ダ
イシングにより、個々のセンサに切り出すことによっ
て、前記第１図及び第２図に示す如き形状が得られた。
ト酸化して厚さ５００［Å］のゲート酸化膜１６を形成
したのち、全体にＳｉ3Ｎ4膜１７をＣＶＤ法で厚さ８０
０［Å］着膜した。その後、コンタクト形成部のＳｉ3
Ｎ4膜１７及びＳｉＯ2膜１６をエッチング除去し、コン
タクトパッド（図示せず）を蒸着形成した。その後、ダ
イシングにより、個々のセンサに切り出すことによっ
て、前記第１図及び第２図に示す如き形状が得られた。
かくして形成されたＩＳＦＥＴは、Ｈ＋イオンセンサと
して、従来型のセンサと同様、約５０［mV/PH］の感度
を示し、長時間の使用においても絶縁破壊は見られなか
った。
して、従来型のセンサと同様、約５０［mV/PH］の感度
を示し、長時間の使用においても絶縁破壊は見られなか
った。
このように本実施例によれば、ウェハスケールの通常の
半導体製造ラインで、素子部が完全にパッシベーション
されたＩＳＦＥＴを製造することができる。さらに、Ｓ
ＯＳ基板を用いる必要もなく、Ｓｉ基体を用いるのみで
よい。このため、ＩＳＦＥＴの大量生産が可能となり、
その製造コストの大幅な低減をはかり得る。
半導体製造ラインで、素子部が完全にパッシベーション
されたＩＳＦＥＴを製造することができる。さらに、Ｓ
ＯＳ基板を用いる必要もなく、Ｓｉ基体を用いるのみで
よい。このため、ＩＳＦＥＴの大量生産が可能となり、
その製造コストの大幅な低減をはかり得る。
また、素子形成側のＳｉ層を十分厚く形成することがで
きる。例えば、一般的な３インチウェハを用いれば、４
５０［μｍ］の厚さが可能である。このため、深い拡散
が可能であり、コンタクトまでの配線抵抗を減少させる
ことができる等の利点もある。これに対しＳＯＳでは、
エピタキシャル成長による堆積層のため、その厚みに限
界があり、約２０［μｍ］以上に厚く形成することはで
きなかったのである。
きる。例えば、一般的な３インチウェハを用いれば、４
５０［μｍ］の厚さが可能である。このため、深い拡散
が可能であり、コンタクトまでの配線抵抗を減少させる
ことができる等の利点もある。これに対しＳＯＳでは、
エピタキシャル成長による堆積層のため、その厚みに限
界があり、約２０［μｍ］以上に厚く形成することはで
きなかったのである。
次に、本発明の他の実施例について説明する。なお、こ
の実施例は、同一基体上に多数個のセンサ素子を形成し
た例であり、基本的には先の実施例と同様である。従っ
て、前記第１図及び第２図を参照して説明する。
の実施例は、同一基体上に多数個のセンサ素子を形成し
た例であり、基本的には先の実施例と同様である。従っ
て、前記第１図及び第２図を参照して説明する。
先の実施例と同様に、Ｓｉ基体１１の上面にＳｉＯ2膜
１３を介してＳｉ基板１２が直接接合により接合されて
いる。ここで、Ｓｉ基板１２は、Ｓｉ基体１１の表面に
複数組形成されている。また、先の実施例と同様に、Ｓ
ｉ基板１２の表面にはソース１４及びドレイン１５が、
Ｓｉ基板１２の上面にはゲート酸化膜１６が、Ｓｉ基体
１１及びＳｉ基板１２の上面全面にはＳｉ3Ｎ4１７膜が
それぞれ形成されている。
１３を介してＳｉ基板１２が直接接合により接合されて
いる。ここで、Ｓｉ基板１２は、Ｓｉ基体１１の表面に
複数組形成されている。また、先の実施例と同様に、Ｓ
ｉ基板１２の表面にはソース１４及びドレイン１５が、
Ｓｉ基板１２の上面にはゲート酸化膜１６が、Ｓｉ基体
１１及びＳｉ基板１２の上面全面にはＳｉ3Ｎ4１７膜が
それぞれ形成されている。
このような構造であれば、Ｓｉ基板１２に形成された素
子はその周囲をＳｉＯ2膜１３及びＳｉ3Ｎ4膜１７で完
全に覆われたものとなり、素子は完全にパッシベーショ
ンされることになる。従って、多数個の素子を同一基体
上に形成しても相互に影響を及ぼすことがなく、多種類
の成分検知用として好都合である。
子はその周囲をＳｉＯ2膜１３及びＳｉ3Ｎ4膜１７で完
全に覆われたものとなり、素子は完全にパッシベーショ
ンされることになる。従って、多数個の素子を同一基体
上に形成しても相互に影響を及ぼすことがなく、多種類
の成分検知用として好都合である。
上記実施例センサの製造工程は、次の通りである。ま
ず、Ｓｉ基体として、厚さ２００［μｍ］のＳｉウェハ
（３インチ径，Ｐ型，Ｂ濃度１０15／cm3）１１，１２
を用意し、これらの接合すべき各表面を表面粗さ５０
［Å］以下に鏡面研磨する。次いで、第１のＳｉ基体１
１の表面に厚さ１［μｍ］の熱酸化膜１３を形成したの
ち、第１及び第２のＳｉ基体を水洗処理等により親水性
にする。続いて、基体１１，１２を清浄な雰囲気中で密
着し、この状態で１１００［℃］に加熱して各基体１
１，１２同志を接合する。次いで、上側の第２のＳｉ基
体１２を１０［μｍ］の厚さになるまで研磨し、鏡面仕
上げする。これにより、Ｓｉ基体１２が薄いＳｉ基板と
なる。
ず、Ｓｉ基体として、厚さ２００［μｍ］のＳｉウェハ
（３インチ径，Ｐ型，Ｂ濃度１０15／cm3）１１，１２
を用意し、これらの接合すべき各表面を表面粗さ５０
［Å］以下に鏡面研磨する。次いで、第１のＳｉ基体１
１の表面に厚さ１［μｍ］の熱酸化膜１３を形成したの
ち、第１及び第２のＳｉ基体を水洗処理等により親水性
にする。続いて、基体１１，１２を清浄な雰囲気中で密
着し、この状態で１１００［℃］に加熱して各基体１
１，１２同志を接合する。次いで、上側の第２のＳｉ基
体１２を１０［μｍ］の厚さになるまで研磨し、鏡面仕
上げする。これにより、Ｓｉ基体１２が薄いＳｉ基板と
なる。
次いで、先の実施例と同様に、不純物拡散によりソース
１４及びドレイン１５を形成し、その後素子部以外のＳ
ｉをエッチング除去し、ＳｉＯ2膜１３を露出させる。
続いて、ゲート酸化膜１６及びＳｉ3Ｎ4膜１７を形成し
た後、コンタクト形成部のＳｉ3Ｎ4膜１７及びＳｉＯ2
膜１６をエッチング除去し、コンタクトパッドを蒸着形
成する。その後、ダイシングにより、個々の組に切り出
すことによって、前記第１図及び第２図に示す形状が得
られることになる。
１４及びドレイン１５を形成し、その後素子部以外のＳ
ｉをエッチング除去し、ＳｉＯ2膜１３を露出させる。
続いて、ゲート酸化膜１６及びＳｉ3Ｎ4膜１７を形成し
た後、コンタクト形成部のＳｉ3Ｎ4膜１７及びＳｉＯ2
膜１６をエッチング除去し、コンタクトパッドを蒸着形
成する。その後、ダイシングにより、個々の組に切り出
すことによって、前記第１図及び第２図に示す形状が得
られることになる。
かくして形成されたＩＳＦＥＴにあっても、先の実施例
と同様に、Ｈ＋イオンセンサとして約５０［mV/ph］の
感度を示し、長時間の使用においても絶縁破壊は見られ
ない。なお、Ｈ＋イオン以外のセンサ上には、例えば第
４級アンモニウム塩、バリノマイシン等をＰＶＣ中に分
散してコートする。この場合、それぞれＣ−，Ｋ＋イオ
ン等を他素子の影響なく（Ｃ−は１０-1〜１０-4mol
／，Ｋ＋は１０-1〜１０-5mol／の濃度範囲で）検
出することができる。
と同様に、Ｈ＋イオンセンサとして約５０［mV/ph］の
感度を示し、長時間の使用においても絶縁破壊は見られ
ない。なお、Ｈ＋イオン以外のセンサ上には、例えば第
４級アンモニウム塩、バリノマイシン等をＰＶＣ中に分
散してコートする。この場合、それぞれＣ−，Ｋ＋イオ
ン等を他素子の影響なく（Ｃ−は１０-1〜１０-4mol
／，Ｋ＋は１０-1〜１０-5mol／の濃度範囲で）検
出することができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記同一チップ状に形成する素子は１つに
限るものではなく、２つ以上の素子を形成してもよい。
この場合にも、素子相互間の絶縁分離は完全であり、ま
たゲート部以外のチャネルストッパも不要でマルチ化が
容易である。また、前記Ｓｉ基板の素子領域以外を全て
除去することなく、第４図に示す如く一部に残してここ
に拡散抵抗層１８を形成し、この拡散抵抗層１８により
ヒータを内蔵したセンサの実現が可能となる。また、前
記パッシベーション膜は、Ｓｉ3Ｎ4に限るものではな
く、ＳｉＯ2，ＳｉＮ，Ａ2Ｏ3或いはＴａ2Ｏ5等の絶
縁膜を使用することが可能である。さらに、素子を形成
する側のＳｉ基板と直接接合可能であれば、前記Ｓｉ基
体の代りに絶縁基体を用いることも可能である。この場
合、基体自体が絶縁体であるため、Ｓｉ基板と基体との
間のＳｉＯ2膜を省略することもできる。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
い。例えば、前記同一チップ状に形成する素子は１つに
限るものではなく、２つ以上の素子を形成してもよい。
この場合にも、素子相互間の絶縁分離は完全であり、ま
たゲート部以外のチャネルストッパも不要でマルチ化が
容易である。また、前記Ｓｉ基板の素子領域以外を全て
除去することなく、第４図に示す如く一部に残してここ
に拡散抵抗層１８を形成し、この拡散抵抗層１８により
ヒータを内蔵したセンサの実現が可能となる。また、前
記パッシベーション膜は、Ｓｉ3Ｎ4に限るものではな
く、ＳｉＯ2，ＳｉＮ，Ａ2Ｏ3或いはＴａ2Ｏ5等の絶
縁膜を使用することが可能である。さらに、素子を形成
する側のＳｉ基板と直接接合可能であれば、前記Ｓｉ基
体の代りに絶縁基体を用いることも可能である。この場
合、基体自体が絶縁体であるため、Ｓｉ基板と基体との
間のＳｉＯ2膜を省略することもできる。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
第１図は本発明の一実施例に係わる半導体センサの概略
構成を示す平面図、第２図（ａ）は第１図の矢視Ａ−Ａ
断面図、第２図（ｂ）は第１図の矢視Ｂ−Ｂ断面図、第
３図（ａ）〜（ｄ）は上記実施例センサの製造工程を示
す断面図、第４図は変形例を説明するための断面図、第
５図は従来のＳＯＳ構造の半導体センサの概略構成を示
す断面図である。 １１…第１のＳｉ基体、１２…第２のＳｉ基体（Ｓｉ基
板）、１３…ＳｉＯ2膜、１４…ソース、１５…ドレイ
ン、１６…ゲート酸化膜、１７…Ｓｉ3Ｎ4膜（パッシベ
ーション用絶縁膜）、１８…拡散抵抗層。
構成を示す平面図、第２図（ａ）は第１図の矢視Ａ−Ａ
断面図、第２図（ｂ）は第１図の矢視Ｂ−Ｂ断面図、第
３図（ａ）〜（ｄ）は上記実施例センサの製造工程を示
す断面図、第４図は変形例を説明するための断面図、第
５図は従来のＳＯＳ構造の半導体センサの概略構成を示
す断面図である。 １１…第１のＳｉ基体、１２…第２のＳｉ基体（Ｓｉ基
板）、１３…ＳｉＯ2膜、１４…ソース、１５…ドレイ
ン、１６…ゲート酸化膜、１７…Ｓｉ3Ｎ4膜（パッシベ
ーション用絶縁膜）、１８…拡散抵抗層。
Claims (4)
- 【請求項１】表面が平坦な状態に加工されたＳｉ基体
と、このＳｉ基体上の表面に酸化膜を介して直接接合に
より接合されセンサ素子が形成されたＳｉ基板と、この
Ｓｉ基板の前記Ｓｉ基体と接合している面以外を覆うよ
う形成された絶縁膜とを具備してなることを特徴とする
半導体センサ。 - 【請求項２】前記絶縁膜はＳｉＯ2，ＳｉＮ， Ｓｉ3Ｎ4，Ａ2Ｏ3或いはＴａ2Ｏ5であることを特徴と
する特許請求の範囲第１項記載の半導体センサ。 - 【請求項３】表面が研磨されて平坦な状態にあるＳｉ基
体とＳｉ基板とを、これらの研磨表面を親水性にしたの
ち清浄な雰囲気中で密着させ、この状態で２００［℃］
以上に加熱して上記Ｓｉ基体及びＳｉ基板を接合する工
程と、次いで上記Ｓｉ基板に複数のセンサ素子を離間し
て形成する工程と、次いで上記センサ素子が形成された
領域以外のＳｉ基板部分を除去する工程と、次いでＳｉ
基板のＳｉ基体と接合している面以外を絶縁膜で被覆す
る工程と、次いで前記Ｓｉ基体をダイシングして個々の
センサ素子に分割する工程とを含むことを特徴とする半
導体センサの製造方法。 - 【請求項４】前記絶縁膜として、ＳｉＯ2，ＳｉＮ， Ｓｉ3Ｎ4，Ａ2Ｏ3或いはＴａ2Ｏ5を用いたことを特徴
とする特許請求の範囲第３項記載の半導体センサの製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033101A JPH068800B2 (ja) | 1985-02-20 | 1985-02-20 | 半導体センサ及びその製造方法 |
| CA000501835A CA1251514A (en) | 1985-02-20 | 1986-02-14 | Ion selective field effect transistor sensor |
| EP86301229A EP0192488B1 (en) | 1985-02-20 | 1986-02-20 | Semiconductor sensor and method of manufacturing the same |
| US06/831,314 US4791465A (en) | 1985-02-20 | 1986-02-20 | Field effect transistor type semiconductor sensor and method of manufacturing the same |
| DE8686301229T DE3681938D1 (de) | 1985-02-20 | 1986-02-20 | Halbleitersensor und verfahren zu seiner herstellung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033101A JPH068800B2 (ja) | 1985-02-20 | 1985-02-20 | 半導体センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191955A JPS61191955A (ja) | 1986-08-26 |
| JPH068800B2 true JPH068800B2 (ja) | 1994-02-02 |
Family
ID=12377272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033101A Expired - Lifetime JPH068800B2 (ja) | 1985-02-20 | 1985-02-20 | 半導体センサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH068800B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248223A (ja) * | 2006-03-15 | 2007-09-27 | Tateyama Kagaku Kogyo Kk | ガスセンサとその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610294B2 (ja) * | 1988-03-31 | 1997-05-14 | 株式会社東芝 | 化学センサ |
| DE4006055A1 (de) * | 1989-02-27 | 1990-08-30 | Ricoh Kk | Steuereinrichtung fuer ein kopiergeraet |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57191540A (en) * | 1981-05-21 | 1982-11-25 | Nec Corp | Semiconductor field effect type ion sensor |
| JPS59164952A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | Ｆｅｔイオンセンサ |
-
1985
- 1985-02-20 JP JP60033101A patent/JPH068800B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248223A (ja) * | 2006-03-15 | 2007-09-27 | Tateyama Kagaku Kogyo Kk | ガスセンサとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61191955A (ja) | 1986-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610294B2 (ja) | 化学センサ | |
| US4791465A (en) | Field effect transistor type semiconductor sensor and method of manufacturing the same | |
| JPS6173345A (ja) | 半導体装置 | |
| GB1582061A (en) | Field effect transistors | |
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JPH068800B2 (ja) | 半導体センサ及びその製造方法 | |
| JPH09509792A (ja) | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 | |
| US5077229A (en) | Monolithic chemical sensor of the chemfet type incorporating an ion-selective membrane and method of making the same | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| US4903099A (en) | Field effect transistor for use as ion sensor | |
| KR940010159B1 (ko) | 반도체 기판의 제조 방법 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPS61164238A (ja) | 複合半導体装置およびその製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPS62123348A (ja) | 化学センサ | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS618943A (ja) | 半導体装置の製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH025545A (ja) | 半導体装置の製造方法 | |
| JPS61232623A (ja) | 半導体装置の製造方法 | |
| JPH03237761A (ja) | 半導体歪センサ及びその製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |