JPH0691103B2 - 絶縁ゲ−ト型トランジスタの製造方法 - Google Patents
絶縁ゲ−ト型トランジスタの製造方法Info
- Publication number
- JPH0691103B2 JPH0691103B2 JP57159843A JP15984382A JPH0691103B2 JP H0691103 B2 JPH0691103 B2 JP H0691103B2 JP 57159843 A JP57159843 A JP 57159843A JP 15984382 A JP15984382 A JP 15984382A JP H0691103 B2 JPH0691103 B2 JP H0691103B2
- Authority
- JP
- Japan
- Prior art keywords
- impurities
- layer
- insulating layer
- silicon layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、薄膜半導体を活
性領域として用いた薄膜電界効果トランジスタに関する
ものである。
性領域として用いた薄膜電界効果トランジスタに関する
ものである。
従来例の構成とその問題点 原子結合対の不完全性を補償するためにその組成中に数
％程度の水素を含んで形成される非晶質シリコンは低温
形成が可能なこと、大面積化が容易なことなどの理由に
より低価格の太陽電池として注目されている。しかしな
がら単結晶シリコンと比較する自由電子の移動度は0.1
〜１cm2/V・secと３桁以上小さく、集積化に値する性能
の半導体素子は得られない。それでも高速動作や大きな
電流を必要としない、例えば液晶セルと組み合わせるこ
とによって画像表示装置を構成するMISトランジスタの
スイッチングアレイを得ることは可能である。
％程度の水素を含んで形成される非晶質シリコンは低温
形成が可能なこと、大面積化が容易なことなどの理由に
より低価格の太陽電池として注目されている。しかしな
がら単結晶シリコンと比較する自由電子の移動度は0.1
〜１cm2/V・secと３桁以上小さく、集積化に値する性能
の半導体素子は得られない。それでも高速動作や大きな
電流を必要としない、例えば液晶セルと組み合わせるこ
とによって画像表示装置を構成するMISトランジスタの
スイッチングアレイを得ることは可能である。
第１図，第２図は上記の目的を達成するために開発され
た非晶質シリコンMISトランジスタの平面図,A-A′線上
の工程断面図である。まず第２図ａに示すように絶縁性
基板、例えばガラス板１上にゲート電極となる第１の金
属層２を選択的に被着形成する。次いで全面にゲート絶
縁層3,不純物を含まない非晶質シリコン層4,そして不純
物を含む非晶質シリコン層５を被着する。これらの被着
方法はシラン系ガスのグロー放電によるプラズマ堆積が
簡便で、ゲート絶縁層３に窒化シリコンを得んとするな
らばアンモニアを、また不純物を含む非晶質シリコンを
得んとするならばジボランやホスフィンを添加すればよ
い。
た非晶質シリコンMISトランジスタの平面図,A-A′線上
の工程断面図である。まず第２図ａに示すように絶縁性
基板、例えばガラス板１上にゲート電極となる第１の金
属層２を選択的に被着形成する。次いで全面にゲート絶
縁層3,不純物を含まない非晶質シリコン層4,そして不純
物を含む非晶質シリコン層５を被着する。これらの被着
方法はシラン系ガスのグロー放電によるプラズマ堆積が
簡便で、ゲート絶縁層３に窒化シリコンを得んとするな
らばアンモニアを、また不純物を含む非晶質シリコンを
得んとするならばジボランやホスフィンを添加すればよ
い。
その後第２図ｂに示すように非晶質シリコン層4,5を選
択的に除去して島状の非晶質シリコン層４′,5′を形成
する。さらに第２図では図示しないが第１の金属層２上
のゲート絶縁層３に開口部６（第１図に示す）を形成し
て第１の金属層２を一部露出した後に第２図ｃに示すよ
うにオフセット・ゲート構造とならぬよう第１の金属層
２と一部重なり合った第２の金属層よりなる１対のソー
ス・ドレイン配線7,8が選択的に被着形成される。もち
ろんこの時前記開口部６を含んでゲート絶縁層３上には
第２の金属層よりなるゲート配線９も形成される。最後
に第２図ｄに示すようにソース・ドレイン配線7,8をマ
スクとして不純物を含まない非晶質シリコン層４′上の
不純物を含む非晶質シリコン層５′を除去して従来の構
造による非晶質シリコンのMIS型トランジスタが完成す
る。
択的に除去して島状の非晶質シリコン層４′,5′を形成
する。さらに第２図では図示しないが第１の金属層２上
のゲート絶縁層３に開口部６（第１図に示す）を形成し
て第１の金属層２を一部露出した後に第２図ｃに示すよ
うにオフセット・ゲート構造とならぬよう第１の金属層
２と一部重なり合った第２の金属層よりなる１対のソー
ス・ドレイン配線7,8が選択的に被着形成される。もち
ろんこの時前記開口部６を含んでゲート絶縁層３上には
第２の金属層よりなるゲート配線９も形成される。最後
に第２図ｄに示すようにソース・ドレイン配線7,8をマ
スクとして不純物を含まない非晶質シリコン層４′上の
不純物を含む非晶質シリコン層５′を除去して従来の構
造による非晶質シリコンのMIS型トランジスタが完成す
る。
ソース・ドレイン配線7,8と非晶質シリコン層４′との
間に介在する不純物を含む非晶質シリコン層10,11は良
好なオーミック接触が形成されるために必要であり、非
晶質シリコン層10,11が存在しなくてもMISトランジスタ
としての動作は可能であるが、動作電圧が高くなる傾向
は避けられないのではその場合にはソース・ドレイン配
線7,8の材質および被着方法には注意が必要である。不
純物を含む非晶質シリコン層10,11が介在する場合には
ソース・ドレイン配線7,8は一般的なアルミニウムで十
分である。
間に介在する不純物を含む非晶質シリコン層10,11は良
好なオーミック接触が形成されるために必要であり、非
晶質シリコン層10,11が存在しなくてもMISトランジスタ
としての動作は可能であるが、動作電圧が高くなる傾向
は避けられないのではその場合にはソース・ドレイン配
線7,8の材質および被着方法には注意が必要である。不
純物を含む非晶質シリコン層10,11が介在する場合には
ソース・ドレイン配線7,8は一般的なアルミニウムで十
分である。
さて、第２図ｃに示したように不純物を含む非晶質シリ
コン層５′はソース・ドレイン配線7,8をマスクとして
選択的に除去されるのであるが、もし除去が不十分であ
るとソース・ドレイン10,11間が残存した不純物を含む
非晶質シリコン層によって電気的に導通してしまい、ソ
ース・ドレイン間のリーク電流を増大させることが分っ
ている。しかしながら、不純物を含む非晶質シリコンと
不純物を含まない非晶質シリコンとの間で選択比の大き
い、換言すれば食刻速度の差の大きい食刻材がなく、弗
酸：硝酸＝1:30液に適量の酢酸を添加しても選択比は精
々５程度である。つまり不純物を含む非晶質シリコン層
だけを選択的に除去することは極めて困難である。
コン層５′はソース・ドレイン配線7,8をマスクとして
選択的に除去されるのであるが、もし除去が不十分であ
るとソース・ドレイン10,11間が残存した不純物を含む
非晶質シリコン層によって電気的に導通してしまい、ソ
ース・ドレイン間のリーク電流を増大させることが分っ
ている。しかしながら、不純物を含む非晶質シリコンと
不純物を含まない非晶質シリコンとの間で選択比の大き
い、換言すれば食刻速度の差の大きい食刻材がなく、弗
酸：硝酸＝1:30液に適量の酢酸を添加しても選択比は精
々５程度である。つまり不純物を含む非晶質シリコン層
だけを選択的に除去することは極めて困難である。
そこで通常は第２図ｄに示したように不純物を含む非晶
質シリコン層５′を除去するとき、過食刻によって不純
物を含まない非晶質シリコン層４′も一部除去して凹状
12とするのが一般的である。この結果としてリーク電流
の増大は抑制できるものの、MIS型トランジスタのチャ
ネルとなる不純物を含まない非晶質シリコン層４′は確
実に膜厚が減少する。ある特定の組合せ、ゲート金属層
２にモリブデン、不純物として燐を含む非晶質シリコン
層５、ソース・ドレイン配線7,8にアルミニウムを用
い、食刻液に弗酸：硝酸＝1:30液を使うと非晶質シリコ
ン層の食刻速度が５〜10倍程度に増殖され、5000Åの不
純物を含まない非晶質シリコン層４′までがわずか４〜
５秒で消失してしまう。
質シリコン層５′を除去するとき、過食刻によって不純
物を含まない非晶質シリコン層４′も一部除去して凹状
12とするのが一般的である。この結果としてリーク電流
の増大は抑制できるものの、MIS型トランジスタのチャ
ネルとなる不純物を含まない非晶質シリコン層４′は確
実に膜厚が減少する。ある特定の組合せ、ゲート金属層
２にモリブデン、不純物として燐を含む非晶質シリコン
層５、ソース・ドレイン配線7,8にアルミニウムを用
い、食刻液に弗酸：硝酸＝1:30液を使うと非晶質シリコ
ン層の食刻速度が５〜10倍程度に増殖され、5000Åの不
純物を含まない非晶質シリコン層４′までがわずか４〜
５秒で消失してしまう。
チャネル部分が余りに薄くなるとMIS型トランジスタのo
n電流は著しく減少し、適正食刻の場合に比べて1/10以
下になることも稀ではない。さらにやっかいなことには
従来の構造例、第２図ｄではチャネルの反対側が外気に
晒されるため、大気中の水分を吸着し易い。吸着された
水分中のOH-基はチャネル部をｐ形化してしまうのでｎ
チャネル動作のMISトランジスタのしきい値電圧は時間
の経過とともに増大する。すなわち動作電圧が一定であ
ればソース・ドレイン間のon電流は時間の経過とともに
減少する。しかしながら約150℃の乾燥窒素ガス中での
加熱により吸着された水分は失なわれ、再び製造直後の
特性に復帰することが分った。
n電流は著しく減少し、適正食刻の場合に比べて1/10以
下になることも稀ではない。さらにやっかいなことには
従来の構造例、第２図ｄではチャネルの反対側が外気に
晒されるため、大気中の水分を吸着し易い。吸着された
水分中のOH-基はチャネル部をｐ形化してしまうのでｎ
チャネル動作のMISトランジスタのしきい値電圧は時間
の経過とともに増大する。すなわち動作電圧が一定であ
ればソース・ドレイン間のon電流は時間の経過とともに
減少する。しかしながら約150℃の乾燥窒素ガス中での
加熱により吸着された水分は失なわれ、再び製造直後の
特性に復帰することが分った。
このように従来の構造例による非晶質シリコンのMIS型
トランジスタではチャネル部の膜べりに帰因する特性の
不揃いを避けられず、また信頼性も極めて不安であっ
た。
トランジスタではチャネル部の膜べりに帰因する特性の
不揃いを避けられず、また信頼性も極めて不安であっ
た。
発明の目的 本発明はこのような従来の問題に鑑み、チャネル部の膜
べりを防止しかつソース・ドレイン電極のオーミック接
触を確実に形成しon状態の動作電流を確保することを目
的とする。また本発明の別の目的は信頼性の高いMOS型
トランジスタを提供することにある。
べりを防止しかつソース・ドレイン電極のオーミック接
触を確実に形成しon状態の動作電流を確保することを目
的とする。また本発明の別の目的は信頼性の高いMOS型
トランジスタを提供することにある。
発明の構成 本発明は、チャネル部を外気より遮断する絶縁層を形成
し、かつ絶縁層に開口部を形成し、気相エッチング後汚
染性雰囲気に曝すことなく引き続き全面にｎタイプ非晶
質シリコン層を形成することでオーミック接触不良を改
善するものである。
し、かつ絶縁層に開口部を形成し、気相エッチング後汚
染性雰囲気に曝すことなく引き続き全面にｎタイプ非晶
質シリコン層を形成することでオーミック接触不良を改
善するものである。
実施例の説明 以下、第３図とともに本発明の実施例について説明す
る。なお、同一機能の各部については第１図〜第２図と
同じ番号を付す。
る。なお、同一機能の各部については第１図〜第２図と
同じ番号を付す。
まず第３図ａに示したように絶縁性基板１上にゲートと
なる第１の金属層２を選択的に被着形成する。ついでは
全面に第１の絶縁層3,不純物を含まない非晶質シリコン
層4,第２の絶縁層13を順次被着する。好ましくは各被着
毎に大気に晒されることがないよう、同一のチャンバ内
または真空搬送路と複数のチャンバ内で被着する。この
ためにはシラン系ガスのグロー放電分解による被着方法
が簡便である。次に第３図ｂに示したように第２の絶縁
層13にゲート金属層２と一部重なり合った一対の開口部
14を形成し、不純物を含まない非晶質シリコン層４を選
択的に露出させる。次にSiF4,XeF2などを主成分とする
原料ガスで表面をプラズマエッチングし、その後表面を
大気など汚染性雰囲気に曝すことなく連続的に全面に第
３図ｃに示すごとく不純物を含む非晶質シリコン層５′
を被着する。
なる第１の金属層２を選択的に被着形成する。ついでは
全面に第１の絶縁層3,不純物を含まない非晶質シリコン
層4,第２の絶縁層13を順次被着する。好ましくは各被着
毎に大気に晒されることがないよう、同一のチャンバ内
または真空搬送路と複数のチャンバ内で被着する。この
ためにはシラン系ガスのグロー放電分解による被着方法
が簡便である。次に第３図ｂに示したように第２の絶縁
層13にゲート金属層２と一部重なり合った一対の開口部
14を形成し、不純物を含まない非晶質シリコン層４を選
択的に露出させる。次にSiF4,XeF2などを主成分とする
原料ガスで表面をプラズマエッチングし、その後表面を
大気など汚染性雰囲気に曝すことなく連続的に全面に第
３図ｃに示すごとく不純物を含む非晶質シリコン層５′
を被着する。
その後、第３図ｄに示したように非晶質シリコン層5,第
２層の絶縁層13,非晶質シリコン層４を順次選択的に除
去して前記開口部を含む島状の非晶質シリコン層５′,
4′を形成する。さらに図示はしないが、ゲート金属層
２への接続を与えるための開口部６を第１の絶縁層３に
形成した後に、全面に金属層を被着し、不純物を含まな
い非晶質シリコン層４′上に被着された不純物を含む非
晶質シリコン層上を含んで第１の絶縁層３上にはソース
・ドレイン配線7,8を、また前記開口部６を含んで第１
の絶縁層３上にはゲート配線９を形成する。最後にソー
ス・ドレイン配線7,8をマスクとして第２の絶縁層13′
上の不純物を含む非晶質シリコン層５′を除去して第３
図ｅに示すように本発明によるMISトランジスタが完成
する。
２層の絶縁層13,非晶質シリコン層４を順次選択的に除
去して前記開口部を含む島状の非晶質シリコン層５′,
4′を形成する。さらに図示はしないが、ゲート金属層
２への接続を与えるための開口部６を第１の絶縁層３に
形成した後に、全面に金属層を被着し、不純物を含まな
い非晶質シリコン層４′上に被着された不純物を含む非
晶質シリコン層上を含んで第１の絶縁層３上にはソース
・ドレイン配線7,8を、また前記開口部６を含んで第１
の絶縁層３上にはゲート配線９を形成する。最後にソー
ス・ドレイン配線7,8をマスクとして第２の絶縁層13′
上の不純物を含む非晶質シリコン層５′を除去して第３
図ｅに示すように本発明によるMISトランジスタが完成
する。
第２図ｄと第３図ｅとの比較からも明らかなように、ソ
ース・ドレイン配線7,8をマスクとして不純物を含む非
晶質シリコン層５′を選択的に除去する工程において、
本発明では第２の絶縁層13の存在によってチャネル部と
なる不純物を含まない非晶質シリコン層４が食刻される
ことは皆無である。したがってチャネル部の膜べりによ
るトランジスタ特性のばらつきも生じない。また第２の
絶縁層13′は同時にチャネル部を構成する不純物を含ま
ない非晶質シリコン層４′を大気より遮断している。こ
のため空気中の水分が吸着しても第２の絶縁層13′を通
してチャネル部をｐ型化するには到らず長時間の動作に
対しても安定に動作する。もちろん一般的な意味でのパ
シベーションすなわち第２図ｄの後の工程で全面に適当
な絶縁層を被着することによっても同様な効果は期待で
きるが、ソース・ドレイン配線7,8が存在するためにパ
シベーション絶縁層が金属によって汚染され易く、また
材質によってはパシベーション絶縁層とソース・ドレイ
ン配線との化合反応によってソース・ドレイン配線層の
抵抗値が高くなる欠点がある。これに対して本発明では
パシベーション機能を有する第２の絶縁層13は不純物を
含まない非晶質シリコン層４の被着に引き続いて行なわ
れるために、非晶質シリコン層と第２の絶縁層との界面
および第２の絶縁層自体は半導体的レベルで純度が高
く、パシベーション膜でもある第２の絶縁層の導入によ
ってMISトランジスタの諸特性が変動しないといった優
れた効果が得られた。
ース・ドレイン配線7,8をマスクとして不純物を含む非
晶質シリコン層５′を選択的に除去する工程において、
本発明では第２の絶縁層13の存在によってチャネル部と
なる不純物を含まない非晶質シリコン層４が食刻される
ことは皆無である。したがってチャネル部の膜べりによ
るトランジスタ特性のばらつきも生じない。また第２の
絶縁層13′は同時にチャネル部を構成する不純物を含ま
ない非晶質シリコン層４′を大気より遮断している。こ
のため空気中の水分が吸着しても第２の絶縁層13′を通
してチャネル部をｐ型化するには到らず長時間の動作に
対しても安定に動作する。もちろん一般的な意味でのパ
シベーションすなわち第２図ｄの後の工程で全面に適当
な絶縁層を被着することによっても同様な効果は期待で
きるが、ソース・ドレイン配線7,8が存在するためにパ
シベーション絶縁層が金属によって汚染され易く、また
材質によってはパシベーション絶縁層とソース・ドレイ
ン配線との化合反応によってソース・ドレイン配線層の
抵抗値が高くなる欠点がある。これに対して本発明では
パシベーション機能を有する第２の絶縁層13は不純物を
含まない非晶質シリコン層４の被着に引き続いて行なわ
れるために、非晶質シリコン層と第２の絶縁層との界面
および第２の絶縁層自体は半導体的レベルで純度が高
く、パシベーション膜でもある第２の絶縁層の導入によ
ってMISトランジスタの諸特性が変動しないといった優
れた効果が得られた。
またソース・ドレイン配線7,8とトランジスタの活性領
域である半導体層４′とのオーミック接触については、
次に説明するように完全に形成される。例えばオーミッ
ク接触の形成層としてＰ（リン）をドープしたアモルフ
ァスシリコンを被着させる。この被着時の前処理として
水洗・乾燥工程だけを通し被着させると、大面積素子の
中で一部オーミック接触を形成しない箇所ができる。と
ころが、本発明者らが先に提示したように、SiF4やXeF2
などでMIS型トランジスタの界面をエッチングし、連続
して半導体層を被着すると、電気的特性及びその安定性
から見て清浄な界面が得られている。
域である半導体層４′とのオーミック接触については、
次に説明するように完全に形成される。例えばオーミッ
ク接触の形成層としてＰ（リン）をドープしたアモルフ
ァスシリコンを被着させる。この被着時の前処理として
水洗・乾燥工程だけを通し被着させると、大面積素子の
中で一部オーミック接触を形成しない箇所ができる。と
ころが、本発明者らが先に提示したように、SiF4やXeF2
などでMIS型トランジスタの界面をエッチングし、連続
して半導体層を被着すると、電気的特性及びその安定性
から見て清浄な界面が得られている。
そこで前記オーミック接触の形成層被着前に、SiX4また
はXeF2などの非晶質シリコン層を汚染しない原料ガスで
のプラズマエッチングを行ない、その表面を大気などの
汚染性雰囲気に曝すことなく引き続きＰをドープした非
晶質シリコン層を被着すれば半導体素子全面にわたっ
て、高信頼性のもとにオーミック接触の形成ができる。
はXeF2などの非晶質シリコン層を汚染しない原料ガスで
のプラズマエッチングを行ない、その表面を大気などの
汚染性雰囲気に曝すことなく引き続きＰをドープした非
晶質シリコン層を被着すれば半導体素子全面にわたっ
て、高信頼性のもとにオーミック接触の形成ができる。
発明の効果 第２図ｄに示されているMIS型トランジスタでは、ソー
ス・ドレイン電極間の活性領域半導体層に、極性にある
水分子などが吸着した場合トランジスタの電気的特性、
特に暗電流に与える影響が大きい。この不安定性を改善
するために、パシベーション膜でもある第２の絶縁層を
導入すると、MIS型トランジスタの諸特性（電気的特性
・熱的安定性・時間的安定性）に優れた効果が得られ
る。
ス・ドレイン電極間の活性領域半導体層に、極性にある
水分子などが吸着した場合トランジスタの電気的特性、
特に暗電流に与える影響が大きい。この不安定性を改善
するために、パシベーション膜でもある第２の絶縁層を
導入すると、MIS型トランジスタの諸特性（電気的特性
・熱的安定性・時間的安定性）に優れた効果が得られ
る。
また、本発明にともなう構造変化によるオーミック接触
形成の不安定性は、半導体層とオーミック接触形成層と
の界面となる表面を気相エッチングすることにより清浄
な表面を得、その表面を汚染性雰囲気に曝すことなく引
き続きオーミク接触形成層を被着させることにより、大
面積にわたって高信頼性のもとにオーミック接触の形成
ができる。
形成の不安定性は、半導体層とオーミック接触形成層と
の界面となる表面を気相エッチングすることにより清浄
な表面を得、その表面を汚染性雰囲気に曝すことなく引
き続きオーミク接触形成層を被着させることにより、大
面積にわたって高信頼性のもとにオーミック接触の形成
ができる。
なお、以上の説明からも明らかなように本発明の主旨は
単結晶シリコンを除くシリコン半導体全てに適用可能で
あり、実施例で取り上げた非晶質シリコンの他に微結晶
シリコンや多結晶シリコンでも何ら支障ない。また第１
と第２の絶縁層も窒化シリコンの他の酸化シリコンや炭
化シリコンが適宜使用されることは言うまでもない。
単結晶シリコンを除くシリコン半導体全てに適用可能で
あり、実施例で取り上げた非晶質シリコンの他に微結晶
シリコンや多結晶シリコンでも何ら支障ない。また第１
と第２の絶縁層も窒化シリコンの他の酸化シリコンや炭
化シリコンが適宜使用されることは言うまでもない。
第１図，第２図ａ〜ｄは従来の構造によるMIS型トラン
ジスタの平面図，工程断面図、第３図ａ〜ｅは本発明の
一実施例にかかるMIS型トランジスタの工程断面図であ
る。 １……絶縁性基板、２……ゲート金属層、３……第１の
絶縁層、4,4′……不純物を含まない非晶質シリコン
層、5,5′……不純物を含む非晶質シリコン層、６……
開口部、7,8……ソース・ドレイン配線、９……ゲート
配線、10,11……ソース・ドレイン、12……凹部、13…
…第２の絶縁層、14……開口部。
ジスタの平面図，工程断面図、第３図ａ〜ｅは本発明の
一実施例にかかるMIS型トランジスタの工程断面図であ
る。 １……絶縁性基板、２……ゲート金属層、３……第１の
絶縁層、4,4′……不純物を含まない非晶質シリコン
層、5,5′……不純物を含む非晶質シリコン層、６……
開口部、7,8……ソース・ドレイン配線、９……ゲート
配線、10,11……ソース・ドレイン、12……凹部、13…
…第２の絶縁層、14……開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀田 定吉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 斉藤 弘樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】絶縁性基板上に第１の金属層を選択的に被
着形成する工程と、全面に第１の絶縁層，不純物を含ま
ない非単結晶シリコン層，第２の絶縁層を順次被着する
工程と、第１の金属層の一部と重なる１対の開口部を第
２の絶縁層に形成する工程と、気相エッチングする工程
と、前記エッチング後の主面を汚染性雰囲気に曝すこと
なく引き続き全面に不純物を含む非単結晶シリコン層を
被着する工程と、前記開口部を含んで不純物を含む非単
結晶シリコン層と不純物を含まない非単結晶シリコン層
よりなる非単結晶シリコン層を島状に形成する工程と、
前記開口部上の不純物を含む非単結晶シリコン層を完全
に含む第２の金属層を選択的に被着形成する工程と、第
２の金属層をマスクとして第２の絶縁層上の不純物を含
む非単結晶シリコン層上を除去する工程とからなる絶縁
ゲート型トランジスタの製造方法。 - 【請求項２】第１の絶縁層，不純物を含まない非単結晶
シリコン層，第２の絶縁層の被着が大気中に晒されるこ
となく連続的に行なわれることを特徴とする特許請求の
範囲第１項に記載の絶縁ゲート型トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159843A JPH0691103B2 (ja) | 1982-09-14 | 1982-09-14 | 絶縁ゲ−ト型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159843A JPH0691103B2 (ja) | 1982-09-14 | 1982-09-14 | 絶縁ゲ−ト型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948960A JPS5948960A (ja) | 1984-03-21 |
| JPH0691103B2 true JPH0691103B2 (ja) | 1994-11-14 |
Family
ID=15702445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159843A Expired - Lifetime JPH0691103B2 (ja) | 1982-09-14 | 1982-09-14 | 絶縁ゲ−ト型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691103B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108213A1 (ja) | 2006-03-20 | 2007-09-27 | Mitsubishi Chemical Corporation | エチレンカーボネートの精製方法、精製エチレンカーボネートの製造方法及びエチレンカーボネート |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237395A (ja) * | 1985-08-08 | 1987-02-18 | Fujisash Co | アルミニウムまたはアルミニウム合金の電解着色法 |
| JPH01205094A (ja) * | 1988-02-08 | 1989-08-17 | Nippon Alum Mfg Co Ltd | マグネシウム塩を用いたアルミニウムまたはアルミニウム合金の白色処理方法 |
| JP2692914B2 (ja) * | 1988-12-19 | 1997-12-17 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH06136598A (ja) * | 1992-10-26 | 1994-05-17 | Nippon Alum Co Ltd | アルミニウム陽極酸化皮膜の着色方法 |
| JPH06240494A (ja) * | 1993-02-18 | 1994-08-30 | Nippon Alum Co Ltd | アルミニウム陽極酸化皮膜の着色方法 |
-
1982
- 1982-09-14 JP JP57159843A patent/JPH0691103B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108213A1 (ja) | 2006-03-20 | 2007-09-27 | Mitsubishi Chemical Corporation | エチレンカーボネートの精製方法、精製エチレンカーボネートの製造方法及びエチレンカーボネート |
| EP2374803A1 (en) | 2006-03-20 | 2011-10-12 | Mitsubishi Chemical Corporation | Method for purifying ethylene carbonate, process for producing purified ethylene carbonate, and ethylene carbonate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948960A (ja) | 1984-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744822A (en) | Semiconductor device/circuit having at least partially crystallized semiconductor layer | |
| JP3082679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| EP0032030B1 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| JPH06349853A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0652741B2 (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JP3587867B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0691103B2 (ja) | 絶縁ゲ−ト型トランジスタの製造方法 | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| KR950003235B1 (ko) | 반도체 소자의 구조 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0512852B2 (ja) | ||
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0564862B2 (ja) | ||
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58219767A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR100200346B1 (ko) | 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법 | |
| JPH04299571A (ja) | 薄膜トランジスタ | |
| JPH04367276A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3049806B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04320346A (ja) | 薄膜半導体装置の製造方法 | |
| JPS5919379A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH055186B2 (ja) |