JPH0652741B2 - 絶縁ゲート型トランジスタの製造方法 - Google Patents
絶縁ゲート型トランジスタの製造方法Info
- Publication number
- JPH0652741B2 JPH0652741B2 JP57095343A JP9534382A JPH0652741B2 JP H0652741 B2 JPH0652741 B2 JP H0652741B2 JP 57095343 A JP57095343 A JP 57095343A JP 9534382 A JP9534382 A JP 9534382A JP H0652741 B2 JPH0652741 B2 JP H0652741B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- insulating layer
- gate
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 本発明は絶縁ゲート（ＭＩＳ）型トランジスタ、とりわ
け非晶質シリコンのＭＩＳ型トランジスタに関するもの
であり、チャネル部の膜べりを防止してon状態の動作電
流を確保することを目的とする。また本発明の別の目的
は信頼性の高いＭＩＳ型トランジスタを提供することに
ある。
け非晶質シリコンのＭＩＳ型トランジスタに関するもの
であり、チャネル部の膜べりを防止してon状態の動作電
流を確保することを目的とする。また本発明の別の目的
は信頼性の高いＭＩＳ型トランジスタを提供することに
ある。
原子結合対の不完全性を補償するためにその組成中に数
％程度の水素を含んで形成される非晶質シリコンは低温
形成が可能なこと、大面積化が容易なことなどの理由に
より低価格の太陽電池として注目されている。しかしな
がら単結晶シリコンと比較すると自由電子の移動度は0.
1〜１cm2/V・secと３桁以上小さく、集積化に値する性能
の半導体素子は得られない。それでも高速動作や大きな
on電流を必要としない。例えば液晶セルと組み合わせる
ことによって画像表示装置を構成するＭＩＳトランジス
タのスイッチングアレイを得ることは可能である。
％程度の水素を含んで形成される非晶質シリコンは低温
形成が可能なこと、大面積化が容易なことなどの理由に
より低価格の太陽電池として注目されている。しかしな
がら単結晶シリコンと比較すると自由電子の移動度は0.
1〜１cm2/V・secと３桁以上小さく、集積化に値する性能
の半導体素子は得られない。それでも高速動作や大きな
on電流を必要としない。例えば液晶セルと組み合わせる
ことによって画像表示装置を構成するＭＩＳトランジス
タのスイッチングアレイを得ることは可能である。
第１図，第２図は上記の目的を達成するために開発され
た非晶質シリコンＭＩＳトランジスタの平面図，Ａ−
Ａ′線上の工程断面図である。まず第２図(a)に示すよ
うに絶縁性基板例えばガラス板１上にゲート電極となる
第１の金属層２を選択的に被着形成する。次いで全面に
たとえば窒化シリコンよりなるゲート絶縁層となる第１
の絶縁層３、不純物を含まない非晶質シリコン層４、そ
して不純物を含む非晶質シリコン層５を被着する。これ
らの被着方法はシラン系ガスのグロー放電によるプラズ
マ堆積が簡便で、ゲート絶縁層３に窒化シリコンを得ん
とするならばアンモニアを、また不純物を含む非晶質シ
リコンを得んとするならばジボランやホスフィンを添加
すればよい。
た非晶質シリコンＭＩＳトランジスタの平面図，Ａ−
Ａ′線上の工程断面図である。まず第２図(a)に示すよ
うに絶縁性基板例えばガラス板１上にゲート電極となる
第１の金属層２を選択的に被着形成する。次いで全面に
たとえば窒化シリコンよりなるゲート絶縁層となる第１
の絶縁層３、不純物を含まない非晶質シリコン層４、そ
して不純物を含む非晶質シリコン層５を被着する。これ
らの被着方法はシラン系ガスのグロー放電によるプラズ
マ堆積が簡便で、ゲート絶縁層３に窒化シリコンを得ん
とするならばアンモニアを、また不純物を含む非晶質シ
リコンを得んとするならばジボランやホスフィンを添加
すればよい。
その後第２図(b)に示すように非晶質シリコン層４，５
を選択的に除去して島状の非晶質シリコン層４′，５′
を形成する。さらに第２図では図示しないが第１の金属
層２上の第１の絶縁層３に開口部６を形成して第１の金
属層２を一部露出した後に第２図(c)に示すようにオフ
セット・ゲート構造とならぬようゲート電極となる第１
の金属層２と一部重なり合った第２の金属層よりなる１
対のソース，ドレイン配線７，８が選択的に被着形成さ
れる。もちろんこの時前記開口部６を含んで第１の絶縁
層３上には第２の金属層よりなる第１の配線９も形成さ
れる。最後に第２図(d)に示すようにソース・ドレイン
配線７，８をマスクとして不純物を含まない非晶質シリ
コン層４′上の不純物を含む非晶質シリコン層５′を除
去して従来の構造による非晶質シリコンのＭＩＳ型トラ
ンジスタが完成する。
を選択的に除去して島状の非晶質シリコン層４′，５′
を形成する。さらに第２図では図示しないが第１の金属
層２上の第１の絶縁層３に開口部６を形成して第１の金
属層２を一部露出した後に第２図(c)に示すようにオフ
セット・ゲート構造とならぬようゲート電極となる第１
の金属層２と一部重なり合った第２の金属層よりなる１
対のソース，ドレイン配線７，８が選択的に被着形成さ
れる。もちろんこの時前記開口部６を含んで第１の絶縁
層３上には第２の金属層よりなる第１の配線９も形成さ
れる。最後に第２図(d)に示すようにソース・ドレイン
配線７，８をマスクとして不純物を含まない非晶質シリ
コン層４′上の不純物を含む非晶質シリコン層５′を除
去して従来の構造による非晶質シリコンのＭＩＳ型トラ
ンジスタが完成する。
ソース・ドレイン配線７，８と非晶質シリコン層４′と
の間に介在する不純物を含む非晶質シリコン層１０，１
１は良好なオーミック接触が形成されるために必要であ
り、非晶質シリコン層１０，１１が存在しなくてもＭＩ
Ｓトランジスタとしての動作は可能であるが、動作電圧
が高くなる傾向は避けられないのではその場合にはソー
ス・ドレイン配線７，８の材質および被着方法には注意
が必要である。不純物を含む非晶質シリコン層１０，１
１が介在する場合にはソース・ドレイン配線７，８は一
般的なアルミニウムで十分である。
の間に介在する不純物を含む非晶質シリコン層１０，１
１は良好なオーミック接触が形成されるために必要であ
り、非晶質シリコン層１０，１１が存在しなくてもＭＩ
Ｓトランジスタとしての動作は可能であるが、動作電圧
が高くなる傾向は避けられないのではその場合にはソー
ス・ドレイン配線７，８の材質および被着方法には注意
が必要である。不純物を含む非晶質シリコン層１０，１
１が介在する場合にはソース・ドレイン配線７，８は一
般的なアルミニウムで十分である。
さて、第２図(c)に示したように不純物を含む非晶質シ
リコン層５′はソース・ドレイン配線７，８をマスクと
して選択的に除去されるのであるが、もし除去が不十分
であると非晶質シリコン層１０，１１間が残存した不純
物を含む非晶質シリコン層によって電気的に導通してし
まい、ソース・ドレイン間のリーク電流を増大させるこ
とが分っている。しかしながら、不純物を含む非晶質シ
リコンと不純物を含まない非晶質シリコンとの間で選択
比の大きい、換言すれば食刻速度差の大きい食刻材がな
く、弗酸：硝酸＝１：３０液に適量の酢酸を添加しても
選択比は精々５程度である。つまり不純物を含む非晶質
シリコン層だけを選択的に除去することは極めて困難で
ある。
リコン層５′はソース・ドレイン配線７，８をマスクと
して選択的に除去されるのであるが、もし除去が不十分
であると非晶質シリコン層１０，１１間が残存した不純
物を含む非晶質シリコン層によって電気的に導通してし
まい、ソース・ドレイン間のリーク電流を増大させるこ
とが分っている。しかしながら、不純物を含む非晶質シ
リコンと不純物を含まない非晶質シリコンとの間で選択
比の大きい、換言すれば食刻速度差の大きい食刻材がな
く、弗酸：硝酸＝１：３０液に適量の酢酸を添加しても
選択比は精々５程度である。つまり不純物を含む非晶質
シリコン層だけを選択的に除去することは極めて困難で
ある。
そこで通常は第２図(d)に示したように不純物を含む非
晶質シリコン層５′を除去するとき、過食刻によって不
純物を含まない非晶質シリコン層４′も一部除去して凹
状１２とするのが一般的である。この結果としてリーク
電流の増大は抑制できるものの、ＭＩＳ型トランジスタ
のチャネルとなる不純物を含まない非晶質シリコン層
４′は確実に膜厚が減少する。ある特定の組合せ、第１
の金属層２にモリブデン、不純物として燐を含む非晶質
シリコン層５、ソース・ドレイン配線７，８にアルミニ
ウムを用い、食刻液に弗酸：硝酸＝１：３０液を使うと
非晶質シリコン層の食刻速度が５〜１０倍程度に増殖さ
れ、5000Åの不純物を含まない非晶質シリコン層４′ま
でわずか４〜５秒で消失してまう。
晶質シリコン層５′を除去するとき、過食刻によって不
純物を含まない非晶質シリコン層４′も一部除去して凹
状１２とするのが一般的である。この結果としてリーク
電流の増大は抑制できるものの、ＭＩＳ型トランジスタ
のチャネルとなる不純物を含まない非晶質シリコン層
４′は確実に膜厚が減少する。ある特定の組合せ、第１
の金属層２にモリブデン、不純物として燐を含む非晶質
シリコン層５、ソース・ドレイン配線７，８にアルミニ
ウムを用い、食刻液に弗酸：硝酸＝１：３０液を使うと
非晶質シリコン層の食刻速度が５〜１０倍程度に増殖さ
れ、5000Åの不純物を含まない非晶質シリコン層４′ま
でわずか４〜５秒で消失してまう。
チャネル部が余りに薄くなるとＭＩＳトランジスタのon
電流は著しく減少し、適正食刻の場合に比べて1/10以下
になることも稀ではない。さらにやっかいなことには従
来の構造例の第２図(d)ではチャネルの反対側が外気に
晒されるため、大気中の水分を吸着し易い。吸着された
水分中のOH-基はチャネル部をｐ形化してしまうのでｎ
チャネル動作のＭＩＳトランジスタのしきい値電圧は時
間の経過とともに増大する。すなわち動作電圧が一定で
あればソース・ドレイン間on電流は時間の経過とともに
減少する。しかしながら約１５０℃の乾燥窒素ガス中で
の加熱により吸着された水分は失なわれ、再び製造直後
の特性に復帰することが分った。
電流は著しく減少し、適正食刻の場合に比べて1/10以下
になることも稀ではない。さらにやっかいなことには従
来の構造例の第２図(d)ではチャネルの反対側が外気に
晒されるため、大気中の水分を吸着し易い。吸着された
水分中のOH-基はチャネル部をｐ形化してしまうのでｎ
チャネル動作のＭＩＳトランジスタのしきい値電圧は時
間の経過とともに増大する。すなわち動作電圧が一定で
あればソース・ドレイン間on電流は時間の経過とともに
減少する。しかしながら約１５０℃の乾燥窒素ガス中で
の加熱により吸着された水分は失なわれ、再び製造直後
の特性に復帰することが分った。
このように従来の構造例による非晶質シリコンのＭＩＳ
型トランジスタではチャネル部の膜べりに帰因する特性
の不揃いを避けられず、また信頼性も極めて不安定であ
った。本発明はこのような状況に鑑みなされたもので、
その要点はチャネル部を外気より遮断する絶縁層の導入
にあり、以下第３図とともに本発明の実施例について説
明する。なお、同一機能の各部については第１〜２図と
同じ番号を付す。
型トランジスタではチャネル部の膜べりに帰因する特性
の不揃いを避けられず、また信頼性も極めて不安定であ
った。本発明はこのような状況に鑑みなされたもので、
その要点はチャネル部を外気より遮断する絶縁層の導入
にあり、以下第３図とともに本発明の実施例について説
明する。なお、同一機能の各部については第１〜２図と
同じ番号を付す。
まず第３図(a)に示したように絶縁性基板１上にゲート
となる第１の金属層２を選択的に被着形状する。ついで
全面にゲート絶縁層となる第１の絶縁層３、不純物を含
まない非晶質シリコン層４、たとえば窒化シリコン等か
らなる第２の絶縁層１３を順次被着する。好ましくは各
被着毎に大気に晒されることがないよう、同一のチェン
バ内または真空搬送路と複数のチェンバ内で被着する。
このためにはシラン系ガスのグロー放電分解による被着
方法が簡便である。次に第３図(b)に示したように第２
の絶縁層13に第１の金属層２と一部重なり合った一対の
開口部１４を形成して第２の絶縁層１３の一部１３′を
ゲートとなる第１の金属層２よりも小さい寸法で残し、
不純物を含まない非晶質シリコン層４を選択的に露出し
た後に全面に不純物を含む非晶質シリコン層５を被着す
る。その後、第３図(c)に示したように非晶質シリコン
層５、第２の絶縁層13、非晶質シリコン層４を順次選択
的に除去して前記開口部を含み、第１の金属層２よりも
大きな寸法の島状の非晶質シリコン層５′，４′を形成
する。さらに図示はしないが第１の金属層２への接続を
与えるための開口部６（第１図に示す）を第１の絶縁層
３に形成した後に、全面に金属層を被着し、不純物を含
まない非晶質シリコン層４′上に被着された不純物を含
む非晶質シリコン層５′上を含んで第１の絶縁層３上に
はソース・ドレイン配線７，８を、また前記開口部６を
含んで第１の絶縁層３上にはゲート配線９を形成する。
最後にソース・ドレイン配線７，８をマスクとして第２
の絶縁層１３′上の不純物を含む非晶質シリコン層５′
を除去して第３図(d)に示すように本発明によるＭＩＳ
トランジスタが完成する。
となる第１の金属層２を選択的に被着形状する。ついで
全面にゲート絶縁層となる第１の絶縁層３、不純物を含
まない非晶質シリコン層４、たとえば窒化シリコン等か
らなる第２の絶縁層１３を順次被着する。好ましくは各
被着毎に大気に晒されることがないよう、同一のチェン
バ内または真空搬送路と複数のチェンバ内で被着する。
このためにはシラン系ガスのグロー放電分解による被着
方法が簡便である。次に第３図(b)に示したように第２
の絶縁層13に第１の金属層２と一部重なり合った一対の
開口部１４を形成して第２の絶縁層１３の一部１３′を
ゲートとなる第１の金属層２よりも小さい寸法で残し、
不純物を含まない非晶質シリコン層４を選択的に露出し
た後に全面に不純物を含む非晶質シリコン層５を被着す
る。その後、第３図(c)に示したように非晶質シリコン
層５、第２の絶縁層13、非晶質シリコン層４を順次選択
的に除去して前記開口部を含み、第１の金属層２よりも
大きな寸法の島状の非晶質シリコン層５′，４′を形成
する。さらに図示はしないが第１の金属層２への接続を
与えるための開口部６（第１図に示す）を第１の絶縁層
３に形成した後に、全面に金属層を被着し、不純物を含
まない非晶質シリコン層４′上に被着された不純物を含
む非晶質シリコン層５′上を含んで第１の絶縁層３上に
はソース・ドレイン配線７，８を、また前記開口部６を
含んで第１の絶縁層３上にはゲート配線９を形成する。
最後にソース・ドレイン配線７，８をマスクとして第２
の絶縁層１３′上の不純物を含む非晶質シリコン層５′
を除去して第３図(d)に示すように本発明によるＭＩＳ
トランジスタが完成する。
第２図(d)と第３図(d)との比較からも明らかなようにソ
ース・ドレイン配線７，８をマスクとして不純物を含む
非晶質シリコン層５′を選択的に除去する工程におい
て、本発明では第２の絶縁層13′の存在によってチャネ
ル部となる不純物を含まない非晶質シリコン層４が食刻
されることは皆無である。したがってチャネル部の膜べ
りによるトランジスタ特性のばらつきも生じない。また
第２の絶縁層１３′は同時にチャネル部を構成する不純
物を含まない非晶質シリコン層４′を大気より遮断して
いる。このため空気中の水分が吸着しても第２の絶縁層
１３′を通してチャネル部をｐ型化するには到らず長時
間の動作に対しても安定に動作する。もちろん一般的な
意味でのパシベーション、すなわち第２図(d)の後の工
程で全面に適当な絶縁層を被着することによっても同様
な効果は期待できるが、ソース・ドレイン配線７，８が
存在するためにパシベーション絶縁層が金属によって汚
染され易く、また材質によってはバシベーション絶縁層
とソース・ドレイン配線との化合反応によってソース・
ドレイン配線層の抵抗値が高くなる欠点がある。これに
対して本発明ではパシベーション機能を有する第２の絶
縁層１３は不純物を含まない非晶質シリコン層４の被着
に引き続いて行なわれるために、非晶質シリコン層と第
２の絶縁層との界面および第２の絶縁層自体は半導体的
レベルで純度が高く、パシベーション膜でもある第２の
絶縁層の導入によってＭＩＳトランジスタの諸特性が変
動しないといった優れた効果が得られた。
ース・ドレイン配線７，８をマスクとして不純物を含む
非晶質シリコン層５′を選択的に除去する工程におい
て、本発明では第２の絶縁層13′の存在によってチャネ
ル部となる不純物を含まない非晶質シリコン層４が食刻
されることは皆無である。したがってチャネル部の膜べ
りによるトランジスタ特性のばらつきも生じない。また
第２の絶縁層１３′は同時にチャネル部を構成する不純
物を含まない非晶質シリコン層４′を大気より遮断して
いる。このため空気中の水分が吸着しても第２の絶縁層
１３′を通してチャネル部をｐ型化するには到らず長時
間の動作に対しても安定に動作する。もちろん一般的な
意味でのパシベーション、すなわち第２図(d)の後の工
程で全面に適当な絶縁層を被着することによっても同様
な効果は期待できるが、ソース・ドレイン配線７，８が
存在するためにパシベーション絶縁層が金属によって汚
染され易く、また材質によってはバシベーション絶縁層
とソース・ドレイン配線との化合反応によってソース・
ドレイン配線層の抵抗値が高くなる欠点がある。これに
対して本発明ではパシベーション機能を有する第２の絶
縁層１３は不純物を含まない非晶質シリコン層４の被着
に引き続いて行なわれるために、非晶質シリコン層と第
２の絶縁層との界面および第２の絶縁層自体は半導体的
レベルで純度が高く、パシベーション膜でもある第２の
絶縁層の導入によってＭＩＳトランジスタの諸特性が変
動しないといった優れた効果が得られた。
なお以上の説明からも明らかなように、本発明の主旨は
単結晶シリコンを除くシリコン半導体全てに適用可能で
あり、実施例で取り上げた非晶質シリコンの他に微結晶
シリコンや多結晶シリコンでも何ら支障ない。また第１
と第２の絶縁層も窒化シリコンの他に酸化シリコンや炭
化シリコンが適宜使用されることは言うまでもない。
単結晶シリコンを除くシリコン半導体全てに適用可能で
あり、実施例で取り上げた非晶質シリコンの他に微結晶
シリコンや多結晶シリコンでも何ら支障ない。また第１
と第２の絶縁層も窒化シリコンの他に酸化シリコンや炭
化シリコンが適宜使用されることは言うまでもない。
第１図は従来の構造によるＭＩＳ型トランジスタの平面
図、第２図(a)〜(d)は第１図のトランジスタのＡ−Ａ′
線部分の製造工程断面図、第３図(a)〜(d)は本発明の一
実施例のＭＩＳ型トランジスタの製造工程断面図であ
る。 １……絶縁性基板、２……第１の金属層、３……第１の
絶縁層、４，４′……不純物を含まない非晶質シリコン
層、５，５′……不純物を含むシリコン層、７，８……
ソース・ドレイン配線、９……ゲート配線、１０，１１
……非晶質シリコン層、１３，１３′……第２の絶縁
層。
図、第２図(a)〜(d)は第１図のトランジスタのＡ−Ａ′
線部分の製造工程断面図、第３図(a)〜(d)は本発明の一
実施例のＭＩＳ型トランジスタの製造工程断面図であ
る。 １……絶縁性基板、２……第１の金属層、３……第１の
絶縁層、４，４′……不純物を含まない非晶質シリコン
層、５，５′……不純物を含むシリコン層、７，８……
ソース・ドレイン配線、９……ゲート配線、１０，１１
……非晶質シリコン層、１３，１３′……第２の絶縁
層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀田 定吉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 斉藤 弘樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 白井 繁信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭58−112365（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性基板上にゲートとなる第１の金属層
を選択的に被着形成する工程と、前記絶縁性基板の全面
にゲート絶縁層となる第１の絶縁層、不純物を含まない
第１の非単結晶シリコン層、および第２の絶縁層を順次
被着する工程と、前記第２の絶縁層を選択的に除去し
て、前記ゲートとなる第１の金属層上に前記ゲートとな
る第１の金属層よりも寸法の小さい前記第２の絶縁層を
前記ゲート金属層に対向するように残す工程と、全面に
不純物を含む第２の非単結晶シリコン層を被着する工程
と、前記非単結晶シリコン層を選択的に除去して、前記
第２と第１の非単結晶シリコン層よりなる非単結晶シリ
コン層を前記全面に形成された前記第１の絶縁層上に前
記ゲート金属層よりも寸法を大きく島状に形成する工程
と、全面に第２の金属層を被着後、前記第２の絶縁層上
の前記第２の金属層を選択的に除去してソース・ドレイ
ン配線を形成する工程と、前記ソース・ドレイン配線を
マスクとして前記第２の絶縁層上の不純物を含む非単結
晶シリコン層を除去する工程とを有する絶縁ゲート型ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095343A JPH0652741B2 (ja) | 1982-06-02 | 1982-06-02 | 絶縁ゲート型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095343A JPH0652741B2 (ja) | 1982-06-02 | 1982-06-02 | 絶縁ゲート型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58212177A JPS58212177A (ja) | 1983-12-09 |
| JPH0652741B2 true JPH0652741B2 (ja) | 1994-07-06 |
Family
ID=14135035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095343A Expired - Lifetime JPH0652741B2 (ja) | 1982-06-02 | 1982-06-02 | 絶縁ゲート型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652741B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59113666A (ja) * | 1982-12-20 | 1984-06-30 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS60261174A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Soken Inc | マトリツクスアレ− |
| JPH0746728B2 (ja) * | 1984-09-07 | 1995-05-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH0695574B2 (ja) * | 1984-12-19 | 1994-11-24 | 松下電器産業株式会社 | 薄膜電界効果トランジスタの製造方法 |
| JPS61164267A (ja) * | 1985-01-17 | 1986-07-24 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH06101564B2 (ja) * | 1985-02-27 | 1994-12-12 | 株式会社東芝 | アモルフアスシリコン半導体装置 |
| JPS61208876A (ja) * | 1985-03-14 | 1986-09-17 | Sony Corp | 薄膜トランジスタ |
| JPS6237966A (ja) * | 1985-08-12 | 1987-02-18 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH01303716A (ja) * | 1988-05-31 | 1989-12-07 | Agency Of Ind Science & Technol | 薄膜形成方法 |
| WO2006007757A1 (fr) * | 2004-07-16 | 2006-01-26 | Quanta Display Inc. | Transistor a film en couches minces en polysilicium a faible temperature |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112365A (ja) * | 1981-12-26 | 1983-07-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
-
1982
- 1982-06-02 JP JP57095343A patent/JPH0652741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58212177A (ja) | 1983-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940880B2 (ja) | 半導体装置およびその製造方法 | |
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| JP3082679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3187086B2 (ja) | 半導体装置および半導体装置の作製方法 | |
| JPS5810863B2 (ja) | 半導体装置 | |
| JPH0652741B2 (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| JPH0691103B2 (ja) | 絶縁ゲ−ト型トランジスタの製造方法 | |
| JPH0512852B2 (ja) | ||
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0564862B2 (ja) | ||
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5910074B2 (ja) | 半導体不揮発性記憶装置 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58219767A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS5919379A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH055186B2 (ja) | ||
| JP3236861B2 (ja) | 半導体薄膜の製造方法 | |
| JPH05326938A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0640543B2 (ja) | 半導体装置の製造方法 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH0621059A (ja) | 半導体装置および、その製造方法 |