JPS5948960A - 絶縁ゲ−ト型トランジスタの製造方法 - Google Patents

絶縁ゲ−ト型トランジスタの製造方法

Info

Publication number
JPS5948960A
JPS5948960A JP57159843A JP15984382A JPS5948960A JP S5948960 A JPS5948960 A JP S5948960A JP 57159843 A JP57159843 A JP 57159843A JP 15984382 A JP15984382 A JP 15984382A JP S5948960 A JPS5948960 A JP S5948960A
Authority
JP
Japan
Prior art keywords
layer
silicon layer
insulating layer
crystal silicon
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57159843A
Other languages
English (en)
Other versions
JPH0691103B2 (ja
Inventor
Shigenobu Shirai
白井 繁信
Kiyohiro Kawasaki
清弘 川崎
Seiichi Nagata
清一 永田
Sadakichi Hotta
定吉 堀田
Hiroki Saito
弘樹 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57159843A priority Critical patent/JPH0691103B2/ja
Publication of JPS5948960A publication Critical patent/JPS5948960A/ja
Publication of JPH0691103B2 publication Critical patent/JPH0691103B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、’747″JI
I:4半導体を活性領域とし7て用いた薄膜電界効果ト
ランジスタに関する・(1のである。
従来例の構成、Iぞの問題点 原子結合対の不完全性を補償するためにその&11成中
に数チ程度の水素を含んで形成される非晶q〕1シリコ
ンは低温y[7成が可能なこと、大面積化が容易なこと
などのJ111山により低価格の太陽′市電として注目
されている1、シかしながら単結晶シリコンと比較する
と自由電子の移動度は0.1〜’ CnVY @ S[
ICと3桁以上小さく、集積化に値する性能の半導体、
1p−L+4得られない。それでも高速動作や大きな電
流を必要としない、例えば液晶セルと紹み合わせること
によって画像表示装置を構成するMISトランジスタの
スイッチングアレイを得ることは可能である。
第1図、第2図は上記の目的を達成するために開発され
た非晶質シリコンMIS)ランジスタの平面図、A−A
’線上の工程断面図である。まず第2図aに示すように
絶縁性基板、例えばガラス板1上にゲート電極となる第
1の金属層2を選択的に被着形成する。次いで全面にグ
ー1絶縁層3゜不純物を含寸ない非晶質シリコン層4.
そして不純物を含む非晶質シリコン層5を被/;”f才
る。これらの被着方法はシラン系ガスのグロー放電によ
るプラズマ堆積が簡便で、ゲート絶縁層3に鷺化シリコ
ンを得んとするならばアンモニアイl1、寸だ不純物を
含む非晶質シリコンを得んとするならばジボランやホス
フィンを添加すればよい。
その後第2図すに示すように非晶質シリコン層4.5を
選択的に除去して島状の非晶質シリコン層4/ 、  
5/を形成する。さらに第2図では図示しないが第1の
金属層2上のゲート絶縁層3に開口部6(第1図に示す
)を形成して第1の金属層2を一部露出し/1−後に第
2図Cに/ドずようにオンセット・ゲート′構潰となら
ぬよう第1の金トチ層2と一部重なり合一・/ζ第2の
金属層よりなる1対のソース・ドレイン配線7,8が選
択的に被着形成される。もちろんこの時前記開1]部6
をrヤんてゲート絶縁層3上には第2の金属層よりなる
ゲート配線9も形成される。最後に第2図dに小才よC
)にソース・ドレイン配線7,8をマスクとして不純物
を含捷ないル晶III(シリコン層4′1−の不純物を
含む非晶質シリ:17層6′を除去してf;(l尤の構
造による非晶質シリコンのMIS型トランジスタが完成
する。
ソース・ドレイン配線7,8と非晶質シリコン層4′と
の間に介在する不純物を含む非晶Ie「シリコン層10
.11は良好なオーミック接触が形成されるだめに必要
であり、非晶質シリコン層10゜11が存在しなくても
MIS)ランジスタとしての動作は可能であるが、動作
電圧が高くなる傾向は避けられないのではその場合には
ソース・ドレイン配線7,8の材質および被着方法には
注意が必要である。不純物を含む非晶質シリコン層10
゜11が介在する場合にはソース・ドレイン配線7゜8
は一般的なアルミニウムで十分である。
さて、第2図Cに示したように不純物を含む非晶質シリ
コン層5′はソース・ドレイン配線7゜8をマスクとし
て選択的に除去されるのであるが、もし除去が不十分で
あるとソース・ドレイン10゜11間が残存した不純物
を含む非晶質シリコン層によって電気的に導通してし寸
い、ソース・ドレイン間のリーク電流を増大させること
か分−)でいる。しかしながら、不純物を含む非晶り′
(シリコンと不純物を含寸ない非晶質シリコンとの間で
選択比の太きい、換言すれば食刻速度の)「1″の大き
い食刻拐がなく、弗酸:硝酸−1:30液に適量の耐酸
を添加しても選択比は精々5程度で、1・】る。つ捷!
:l・Y″を含む非晶質シリコン層だけを選択的に7−
;−ることは極めて困難である。
七こで通常は第2図dに示したように不純物を含む非晶
質シリコン層5′を除去するとき、過食側によって不純
物を含まない非晶質シリコン層4′も一部除去して凹状
12とするのが一般的である。
この結果としてリーク電流の増大は抑制できるものの、
MIS型トランジスタのチャネルとなる不純物を含捷な
い非晶質シリコン層4′は確実に膜厚が減少する。ある
特定の組合ぜ、ゲート金属層2にモリブデン、不純物と
して燐を含む非晶質シリコン層5、ソースΦドレイン配
線7.aにアルミニウムを用い、食刻液に弗酸:硝酸−
1=30液を使うと非晶質シリコン層の食刻速度が6〜
10倍程度に増殖され、5000人の不純物を含すない
非晶質シリコン層4′までかわずか4〜6秒で消失して
し甘う、。
チャネル部が乍りに薄くなるとM I S l−ランジ
スタのon電流は“としく減少し7、適正食刻の」温合
に比べて%以下に在ることも稀ではない1.t\らにや
っかいなことには従来の構造例、第2図dではチャネル
の反対側が外気に晒されるため、大気中の水分を吸着し
易い。吸着された水分中のOl(−基はチャネル部をp
形化してしまうのでnチャネル動作のMISトランジス
タのしきい値電圧は時間の経過とともに増大する。すな
わち動作電圧が一定であればソース・ドレイン間の、g
y’亀流は時間の経過とともに減少する。しかしながら
約150℃の乾燥窒素ガス中での加熱により吸着された
水分は失なわれ、再び製造直後の特性に復帰することが
分った。
どのように従来の構造例による非晶質シリコンのMIS
型トランジスタではチャネル部の膜べりに帰因する特性
の不揃いを避けられず、棟だ信頼性も極めて不安であっ
た。
発明の目的 本発明はこのような従来の問題に鑑み、チャネル部の膜
べりを防止しかつソース・ドレイン電極のオーミック接
触を確実に形成しon状態の動作電流を確保することを
目的とする。丑だ本発明の別の目的は信頼性の高いMO
8型トランジスタを捉供することにある。
発明の構成 本発明は、チャネル部を外気より遮断する絶縁層を形成
し、かつ絶縁層に開口部を形成し、気相エツチング後汚
染性雰囲気に曝すことなく引き続き全面にnタイプ非晶
質シリコン層を形成することでオーミック接触不良を改
善するものである。
実施例の説明 ノ智齢同じ番郵・を付す。
まず第3図aに示したように絶縁性基板1」二にゲート
となる第1の金属層2を選択的に被ノと1形成する。つ
いでは全面に第1の絶縁層3.不純物を含まない非晶質
シリコン層4.第2の絶縁層13を順次被着する。好捷
しくは6被W1′f #f:に人気に1ltjされるこ
とがないよう、同一のチェンバ内寸たは真空搬送路と複
数のチェンバ内て被着する。このだめにはシラン系ガス
のグロー放電分解による被着方法が簡便である。次に第
3図すに示したように第2の絶縁層13にゲート金属層
2と一部小なり合った一対の開1」部14を形成し、不
純物を含まない非晶質シリコン層4を選択的に露出させ
る。
次にS ! F 4+  X e F 2  などを主
成分とする原料ガスで表面をプラズマエツチングし、そ
の後表面を大気など汚染性雰囲気に曝すことなく連続的
に全面に第3図Cに示すごとく不純物を含む非晶質シリ
コン層6′を被5着する。
その後、第3図dに示したように非晶質シリコン層6.
第2の絶縁層13.非晶質シリコン層4を順次選択的に
除去して前記開口部を含む島状の非晶質シリコン層6’
、4’を形成する。さらに図示はしないが、ゲート金属
層2への接続を与えるだめの開口部6を第1の絶縁層3
に形成した後に・、全面に金属層を被着し、不純物を含
まシ:い非晶質シリコン層り′上に被着された不純物を
含む非晶質シリコン層上を含んで第1の絶縁層3」二に
はソース・ドレイン配線7,8を、まノ扛前記開1]部
らを含んで第1の絶縁層3−ににC1、クー l−配線
9を形成する。最後にソース・ドレイン配線7,8をマ
スクとして第2の絶縁層13’−)Hの不純物を含む非
晶質シリコン層5′を除去して;’l’−3(71eに
示すように本発明によるMIS)ランジスタが完成する
第2図dと第3図eとの比較からも明らかなように、ソ
ース・ドレイン配線7,8をマスクとして不純物を含む
非晶質シリコン層5′を選択的に除去する工程において
、本発明では第2の絶縁層13の存在によってチャネル
部となる不純物を含まない非晶質シリコン層4が食刻さ
れることは皆無である。したがってチャネル部の膜べり
によるトランジスタ特性のばらつきも生じない。“二1
、だ第2゛の絶縁層13′は同時にチャネル部を+11
1f成する不純物を含まない非晶質シリコン層4′を大
気より遮断している。このため空気中の水分が吸〃j−
シても第2の絶縁層13′を通してチャネル部をp型化
するには致らず長時間の動作に対しても安定に動作する
。もちろん一般的な意味でのパシベーションすなわち第
2図dの後の工程で全面に適当な絶縁層を被着すること
によっても同様な効果は期待できるが、ソース・ドレイ
ン配線7,8が存在するためにパシベーション絶縁層が
金属によって汚染され易く、また材質によってはバシベ
ーンヨン絶縁層とソース・ドレイン配線との化合反応に
よってソース・ドレイン配線層の抵抗値が高?なる欠点
がある。これに対して本発明ではパシベーション機能を
有する第2の絶縁層13は不純物を含ま々い非晶質シリ
コン層4の被着に引き続いて行なわれるために、非晶質
シリコン層と第2の絶縁層との界面および第2の絶縁層
自体は半導体的レベルで純度が高く、パシベーション膜
でもある第2の絶縁層の導入によってMIS)ランジス
タの諸物件が変動しないといった優れた効果が得られた
またソース・ドレイン電極7,8とトランジスタの活性
領域である半導体層4′とのオーミック接触については
、次に説明するように完全に形成される。例えばオーミ
ック接触の形成層としてP(リン)をドープしたアモル
ファスシリコンヲ被着させる。この被着時の前処理とし
て水洗・乾燥工程だけを通し被着させると、大面fti
’(素子・の中で一部オーミック接触を形成しない箇所
ができる。
ところが、本発明清らが先に提示したように、SiF 
 やX e F 2などでMIS型トランジスタの界面
をエツチングl−1連続して半導体層を被/7′1する
と、電気的特性及びその安定性から見て清浄な界面が得
られている。
そこで前記オーミック接触の形成層被着前に、SiX 
 またはX e F 2などの非晶質シリコン層を汚染
しない原料ガスでのプラズマエツチングを行ない、その
表面を大気などの汚染性雰囲気に!1ハずことなく引き
続きplドープした非晶質シリコン層を被着すれば半導
体素子全面にわたって、高信頼性のもとにオーミック接
触の形成ができる。1発明の効果 第2図dに示されているMIS型、トランジスタでは、
ソース・ドレイン電接間の活性領域コ1′導体層に、極
性のある水分子などが吸着した隻1合トシンジスタの電
気的特性、特に暗電流に与える影響が大きい。この不安
定性を改善するために、パシベーション膜でもある第2
の絶縁層を導入すると、MIS型トランジスタの諸物件
(電気的特性・熱的安定性・時間的安定性)に優れた効
果が得られる。
また、本発明にともなう構造変化によるオーミック接触
形成の不安定性は、半導体層とオーミック接触形成層と
の界面となる表面を気相エツチングすることにより清浄
な表面を得、その表面を汚染性雰囲気に曝すことなく引
き続きオーミック接触形成層を被着させることにより、
大面積にわたって高信頼性のもとにオーミック接触の形
成ができる。
なお、以上の説明からも明らかなように本発明の主旨は
単結晶シリコンを除くシリコン半導体層てに適用可能で
あり、実施例で取り上げた非晶質シリコンの他に微結晶
シリコンや多結晶シリコンでも何ら支障ない。また第1
と第2の、1.1・1縁層も窒化シリコンの他に酸化シ
リコンや炭化シリコンが適宜使用されることは言う寸で
もない、。
トランジスタの平面図、工程断面図、E゛H′);’ 
s図a −eは本発明の一実施例にかかるMIS型トラ
ンジスタの工程断面図である。
1・・・・・・絶縁恰−基板、2・・・・・・ゲート金
属層、3・′・・・・・第1の絶縁層、4,4′・・・
・・・不純物を含まない非晶質シリコン層、5,6′・
・・・・・不純物を含む非晶質シリコン層、6・・・・
・・開口部、7,8・・・・・・ソース・ドレイン配線
、9・・・・・・ゲート配線、10.11・・・・・・
ソース・ドレイン、12・・・・・・凹部、13・・・
・・第2の絶縁層、14・・・・・・開口部。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
11 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁性基板上に第1の金属層を選択的に被着形成
    する工程と、全面に第1の絶経層、不純物を含まない非
    単結晶シリコン層、第2の絶縁層を順次被着する工程と
    、第1の金属層の一部と重なる1対の開口部を第2の絶
    縁層に形成する工程ど、気相エツチングする工程と、前
    記エツチング後の主面を汚染性雰囲気に曝すことなく引
    j\続き全面に不純物を含む非単結晶シリコン層を′0
    ν沼−する工程と、前記開口部を含んで不純物を含lJ
    ・非看′I結晶シリコン層と不純物を含壕ない日月、l
    l’l結晶シリ17層よりなる非単結晶シリコン層を・
    島状に形成する工程と、前記開口部上の不純物を含む非
    単結晶シリコン層を完全に含む第2の金属層を連枢的に
    被着形成する工程と、第2の金属層をマスクとして第2
    の絶縁層上の不純物を含む非単結晶シリコン層上を除去
    する工程とからなる絶縁クー ト型トランジスタの製造
    方法。 (2ン  第1の絶縁層、不純物を含まない非単結晶シ
    リコン層、第2の絶縁層の被着が大気中に晒されること
    なく連続的に行なわれることを特徴とする特許請求の範
    囲第1項に記載の絶縁ゲート型トランジスタの製造方法
JP57159843A 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタの製造方法 Expired - Lifetime JPH0691103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57159843A JPH0691103B2 (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57159843A JPH0691103B2 (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS5948960A true JPS5948960A (ja) 1984-03-21
JPH0691103B2 JPH0691103B2 (ja) 1994-11-14

Family

ID=15702445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57159843A Expired - Lifetime JPH0691103B2 (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0691103B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237395A (ja) * 1985-08-08 1987-02-18 Fujisash Co アルミニウムまたはアルミニウム合金の電解着色法
JPH01205094A (ja) * 1988-02-08 1989-08-17 Nippon Alum Mfg Co Ltd マグネシウム塩を用いたアルミニウムまたはアルミニウム合金の白色処理方法
JPH02164042A (ja) * 1988-12-19 1990-06-25 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH06136598A (ja) * 1992-10-26 1994-05-17 Nippon Alum Co Ltd アルミニウム陽極酸化皮膜の着色方法
JPH06240494A (ja) * 1993-02-18 1994-08-30 Nippon Alum Co Ltd アルミニウム陽極酸化皮膜の着色方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108213A1 (ja) 2006-03-20 2007-09-27 Mitsubishi Chemical Corporation エチレンカーボネートの精製方法、精製エチレンカーボネートの製造方法及びエチレンカーボネート

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237395A (ja) * 1985-08-08 1987-02-18 Fujisash Co アルミニウムまたはアルミニウム合金の電解着色法
JPH01205094A (ja) * 1988-02-08 1989-08-17 Nippon Alum Mfg Co Ltd マグネシウム塩を用いたアルミニウムまたはアルミニウム合金の白色処理方法
JPH02164042A (ja) * 1988-12-19 1990-06-25 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH06136598A (ja) * 1992-10-26 1994-05-17 Nippon Alum Co Ltd アルミニウム陽極酸化皮膜の着色方法
JPH06240494A (ja) * 1993-02-18 1994-08-30 Nippon Alum Co Ltd アルミニウム陽極酸化皮膜の着色方法

Also Published As

Publication number Publication date
JPH0691103B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
US3475234A (en) Method for making mis structures
US4143178A (en) Manufacturing method of semiconductor devices
JPS5948960A (ja) 絶縁ゲ−ト型トランジスタの製造方法
JPS58212177A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH02228042A (ja) 薄膜半導体装置の製造方法
JPS6165477A (ja) 半導体装置
JPH0371768B2 (ja)
JPH0512852B2 (ja)
JPH0564862B2 (ja)
JPH11274505A (ja) 薄膜トランジスタ構造およびその製造方法
JPS6144468A (ja) 半導体装置およびその製造方法
JPS60103671A (ja) 半導体装置
JPS6136705B2 (ja)
JPS59124165A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JP2000353706A (ja) 半導体装置の製造方法
JPS5923474B2 (ja) 半導体装置
KR100200346B1 (ko) 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법
JPS5919379A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPS58219767A (ja) Mis型トランジスタの製造方法
JPS597231B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2635086B2 (ja) 半導体装置の製造方法
JPH04373124A (ja) 半導体装置及びその製造方法
JPH02172218A (ja) 半導体装置の製造方法
JP3388076B2 (ja) スタガ型薄膜トランジスタの製造方法