JPH0712982U - ドライバ系回路のディストリビュート回路 - Google Patents
ドライバ系回路のディストリビュート回路Info
- Publication number
- JPH0712982U JPH0712982U JP4596493U JP4596493U JPH0712982U JP H0712982 U JPH0712982 U JP H0712982U JP 4596493 U JP4596493 U JP 4596493U JP 4596493 U JP4596493 U JP 4596493U JP H0712982 U JPH0712982 U JP H0712982U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- station
- pin
- distributed
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ステーションの構成が削除された場合に、プ
リント板上に不必要な回路の存在しないディストリビュ
ート回路を提供する。 【構成】 複数のステーションを接続し、ピンブロック
信号とピンイネーブル信号とステーションイネーブル信
号で各ステーションのピンを駆動するステーションピン
数分の論理回路を備えるステーションと同数のディスト
リビュート回路において、ディストリビュート回路内の
各論理回路の入力に、ステーション数づつ分配してピン
ブロック信号を接続し、ディストリビュート回路内の各
論理回路の入力に共通にピンイネーブル信号を接続し、
同一ステーションに出力するディストリビュート回路内
の論理回路どうしの入力に、ステーションイネーブル信
号を接続する。
リント板上に不必要な回路の存在しないディストリビュ
ート回路を提供する。 【構成】 複数のステーションを接続し、ピンブロック
信号とピンイネーブル信号とステーションイネーブル信
号で各ステーションのピンを駆動するステーションピン
数分の論理回路を備えるステーションと同数のディスト
リビュート回路において、ディストリビュート回路内の
各論理回路の入力に、ステーション数づつ分配してピン
ブロック信号を接続し、ディストリビュート回路内の各
論理回路の入力に共通にピンイネーブル信号を接続し、
同一ステーションに出力するディストリビュート回路内
の論理回路どうしの入力に、ステーションイネーブル信
号を接続する。
Description
【0001】
デバイスの測定評価テストにおいて、テストをする時間を高速化するために、 一回に測定できるデバイスの個数を増やす方法がある。すなわち、テストステー ションを複数にすることにより、できる限り多くのデバイスを一度に測定できる 回路構成をとっている。
【0002】 この考案は、利用者側より、ステーションを減らすようにシステム構成の変更 を要求された場合でも、回路構成上無駄の生じないドライバ系回路のディストリ ビュ−ト回路についてのものである。
【0003】
従来のドライバ系回路のディストリビュート回路の構成を図2に示す。図2の 1〜4はステーション、10〜40はディストリビュート回路である。図2は例 として、ステーションが4台接続されている場合について説明している。図2で 、ディストリビュート回路10はAND回路10A〜10Dを備え、図示を省略 したCPUより出力されるピンブロック信号11とピンイネーブル信号12とス テーションイネーブル信号13A〜13Dを入力信号とする。
【0004】 図2で、まずディストリビュート回路10のピン14〜ピン17の範囲のピン を割り当てられたピンブロック信号11と、1つ1つのピンを指定する役目をす るピンイネーブル信号12とのANDをとる。更にステーションを決定するステ ーションイネーブル信号13A〜13DのANDをとり、それぞれのAND回路 がステーションに駆動信号を出力する。
【0005】 例えば、ディストリビュート回路10のAND回路10Aは、ピンブロック信 号11、ピンイネーブル信号12、ステーションイネーブル信号13Aの全ての 信号がハイレベルであればステーション1のピン1Aに駆動信号を出力する。
【0006】 また、ディストリビュート回路20はディストリビュート回路10と同様ピン 24〜ピン27の範囲のピンを割り当てられたピンブロック信号21と、ピンイ ネーブル信号22とのANDをとる。更にディストリビュート回路10と同様、 ステーションを決定するステーションイネーブル信号である23A〜23DのA NDをとり、それぞれのAND回路がステーションに駆動信号を出力する。
【0007】 例えばディストリビュート回路20の論理回路20Aは、ピンブロック信号2 1、ピンイネーブル信号22、ステーションイネーブル信号23Aの全ての信号 がハイレベルであればステーション1のピン1Bに駆動信号を出力する。以下、 ディストリビュート回路30・40についても同様である。
【0008】
使用者側より、ステーション数を少なくするように構成の変更を要求された場 合、図2の構成でステーションを削除すれば、削除されたステーションに信号を 出力していたディストリビュート回路内のAND回路は不必要となる。すなわち 、プリント板内に不必要な回路が存在することになる。
【0009】 この考案は、ステーションの構成が削除された場合に、プリント板上に不必要 な回路の存在しないディストリビュート回路の提供を目的とする。
【0010】
この目的を達成するため、この考案は、複数のステーションを接続し、ピンブ ロック信号とピンイネーブル信号とステーションイネーブル信号で各ステーショ ンのピンを駆動するステーションピン数分の論理回路を備えるステーションと同 数のディストリビュート回路において、ディストリビュート回路内の各論理回路 の入力に、ステーション数づつ分配してピンブロック信号を接続し、ディストリ ビュート回路内の各論理回路の入力に共通にピンイネーブル信号を接続し、同一 ステーションに出力するディストリビュート回路内の論理回路どうしの入力に、 ステーションイネーブル信号を接続する構成とする。
【0011】
つぎに、この考案によるディストリビュート回路の構成を図1に示す。図1は 、図2のステーション3・4が削除された場合の、ディストリビュート回路10 ・20及びステーション1・2の接続状態の例を示したものであり、この考案に よるディストリビュート回路の実施例の構成を示したものである。
【0012】 図2のステーション3・4を削除すると、ステーション3・4に信号を出力し ていたディストリビュート回路10〜40のAND回路10C〜40CとAND 回路10D〜40Dが不必要となる。
【0013】 そこで、ステーション3・4を削除することにより、図2で不必要になったデ ィストリビュート回路10・20のAND回路がステーション1・2に信号を出 力する構成とすれば、ディストリビュート回路10・20から不必要な回路はな くなり、ディストリビュート回路30・40そのものを削除することができる。
【0014】 この考案によるディストリビュート回路の構成は、図1に示すように、図2の ステーション1の端子1C・1Dに入力していたディストリビュート回路30の AND回路30A・30Bを移動させたものと等価である。ピンブロック信号1 1はAND回路10A・10Bに入力し、ピンブロック信号31はAND回路3 0A・30Bに入力する。
【0015】 ステーションイネーブル信号13Aはステーションを決定する制御信号であり 、ステーションイネーブル信号33Aと同じものなので共通化でき、AND回路 10A・30Aに入力する。同様に、ステーションイネーブル信号13Bは、A ND回路10B・30Bに入力する。
【0016】 ピンイネーブル信号12は、同様にピンイネーブル信号32と同じものであり 、AND回路10A・10B・30A・30Bに入力する。ステーション2に対 しても同様に接続する。
【0017】
この考案によれば、入力するピンイネーブル信号が同じ論理回路を同一のディ ストリビュート回路上に構成し、入力するピンブロック信号を出力されるステー ション数ごとに分配して接続し、入力するステーションイネーブル信号は同一の ステーションに出力する論理回路どうしを共通に接続するので、例えば4ステー ションを2ステーションに減らしても、ディストリビュート回路上に使用しない 不必要な回路は存在しない。なお、ステーション数がさらに多数の場合でも、同 様にして不必要な回路の存在しないディストリビュート回路を提供することがで き、回路規模の縮小や原価の低減などの効果がある。
【図1】この考案によるドライバ系ディストリビュート
回路の構成図である。
回路の構成図である。
【図2】従来のドライバ系回路のディストリビュート回
路の構成図である。
路の構成図である。
1・2・3・4 ステーション 10・20・30・40 ディストリビュート回路
Claims (1)
- 【請求項1】 複数のステーションを接続し、ピンブロ
ック信号とピンイネーブル信号とステーションイネーブ
ル信号で前記各ステーションのピンを駆動するステーシ
ョンピン数分の論理回路を備える前記ステーションと同
数のディストリビュート回路において、 前記ディストリビュート回路内の前記各論理回路の入力
に、前記ステーション数づつ分配してピンブロック信号
を接続し、前記ディストリビュート回路内の前記各論理
回路の入力に共通にピンイネーブル信号を接続し、前記
同一ステーションに出力する前記ディストリビュート回
路内の前記論理回路どうしの入力に、ステーションイネ
ーブル信号を接続する構成とする事を特徴とするドライ
バ系回路のディストリビュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4596493U JPH0712982U (ja) | 1993-07-30 | 1993-07-30 | ドライバ系回路のディストリビュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4596493U JPH0712982U (ja) | 1993-07-30 | 1993-07-30 | ドライバ系回路のディストリビュート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0712982U true JPH0712982U (ja) | 1995-03-03 |
Family
ID=12733929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4596493U Pending JPH0712982U (ja) | 1993-07-30 | 1993-07-30 | ドライバ系回路のディストリビュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712982U (ja) |
-
1993
- 1993-07-30 JP JP4596493U patent/JPH0712982U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322794A (en) | Bus connection system | |
| EP1160675A3 (en) | Device for and method of generating interrupt signals | |
| US6020752A (en) | IC testing device adapted to selectively use I/O common system and I/O split system functions | |
| JPH0712982U (ja) | ドライバ系回路のディストリビュート回路 | |
| DE69426845D1 (de) | Verfahren und Einrichtung zur Parallelprüfung von Speichern | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JP2000315771A (ja) | 半導体集積回路 | |
| JPH0355519U (ja) | ||
| JPH074665Y2 (ja) | キーマトリクス読込回路 | |
| JP2519283Y2 (ja) | カ−ドモジユ−ル | |
| KR840000385B1 (ko) | 버스 접촉 시스템 | |
| JPH05333115A (ja) | 信号切換え装置 | |
| KR19980026413A (ko) | 직렬 통신 포트 다중화 제어장치 및 그 방법 | |
| JPH01293650A (ja) | 集積回路 | |
| JPS5995708A (ja) | 増幅回路 | |
| JPH0727940B2 (ja) | Icメモリ試験装置 | |
| JPS63137874U (ja) | ||
| JPH075071U (ja) | プログラマブル抵抗負荷回路 | |
| JPH0340606A (ja) | ロジツクlsiのモード設定回路 | |
| JPH02146637A (ja) | 集積回路 | |
| JPS63103153U (ja) | ||
| JPH0525840U (ja) | 集積回路の入力回路 | |
| JPH0555325A (ja) | モニタ・パツド・セル | |
| JPS6337272A (ja) | 論理回路への基準電圧供給回路 |