JPH0714979A - 半導体装置モジュール - Google Patents
半導体装置モジュールInfo
- Publication number
- JPH0714979A JPH0714979A JP5146149A JP14614993A JPH0714979A JP H0714979 A JPH0714979 A JP H0714979A JP 5146149 A JP5146149 A JP 5146149A JP 14614993 A JP14614993 A JP 14614993A JP H0714979 A JPH0714979 A JP H0714979A
- Authority
- JP
- Japan
- Prior art keywords
- leadless chip
- mounting case
- semiconductor device
- device module
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 パソコン等のメモリ実装において、メモリを
小さい実装面積で搭載し、メモリの拡張及び縮小を自由
にかつ簡単に行えるようにする。 【構成】 信号線を有する実装ケース１３の中に半導体
メモリを搭載したリードレスチップキャリア１を三次元
的に同一向きに積み重ね、リードレスチップキャリアの
端面スルーホール電極３と信号線９を圧着により接触さ
せ、実装ケース１３の底面にある外部リード１５を取付
け基板に半田付けまたはソケット実装することにより、
メモリの拡張及び縮小が自由にかつ簡単に行える。
小さい実装面積で搭載し、メモリの拡張及び縮小を自由
にかつ簡単に行えるようにする。 【構成】 信号線を有する実装ケース１３の中に半導体
メモリを搭載したリードレスチップキャリア１を三次元
的に同一向きに積み重ね、リードレスチップキャリアの
端面スルーホール電極３と信号線９を圧着により接触さ
せ、実装ケース１３の底面にある外部リード１５を取付
け基板に半田付けまたはソケット実装することにより、
メモリの拡張及び縮小が自由にかつ簡単に行える。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置モジュールに
関する。
関する。
【０００２】
【従来の技術】従来の半導体装置モジュールは、例えば
図４に示すように、実装密度をあげるためリードレスチ
ップキャリアを複数個用い、これを積み重ねて実装して
三次元メモリユニットを構成させている（例えば、特開
昭６２−１５４６３７号公報）。図４において、リード
レスチップキャリア１ａ〜１ｎは半導体メモリを搭載し
たのち封止キャップ８で密封され、リードレスチップキ
ャリア１ａ〜１ｎのサイド電極２ａ〜２ｎ，３．１ａ〜
３．１ｎ，３．２ａ〜３．２ｎがそれぞれ信号別に対応
するように積み重ねられ、サイド電極２ａ〜２ｎ，３．
１ａ〜３．１ｎ，３．２ａ〜３．２ｎを半田で充填する
ことによって三次元メモリユニットを構成している。メ
モリユニットの最下部にあたるリードレスチップキャリ
ア１ｎは印刷配線板７の取付パッド４，５に半田付けし
て実装される。また、チップセレクト信号等の各半導体
メモリ個別の信号は印刷配線板７に設けられた個別信号
用パッド６に別途ワイヤリング等によって配線を施して
いた。例えば、リードレスチップキャリア１ａのチップ
セレクト信号用サイド電極２ａとリードレスチップキャ
リア１ｂのチップセレクト信号用サイド電極２ｂとは個
別に扱う必要があり、チップセレクト信号用サイド電極
２ａ，２ｂと個別信号用パッド６との相互間をワイヤリ
ングしていた。このように共通に扱える信号、例えばア
ドレス信号、データ信号、チップセレクト以外のコント
ロール信号等はサイド電極を半田により接続し、個別に
扱うことが必要なチップセレクト信号は別途ワイヤリン
グをする構造となっていた。
図４に示すように、実装密度をあげるためリードレスチ
ップキャリアを複数個用い、これを積み重ねて実装して
三次元メモリユニットを構成させている（例えば、特開
昭６２−１５４６３７号公報）。図４において、リード
レスチップキャリア１ａ〜１ｎは半導体メモリを搭載し
たのち封止キャップ８で密封され、リードレスチップキ
ャリア１ａ〜１ｎのサイド電極２ａ〜２ｎ，３．１ａ〜
３．１ｎ，３．２ａ〜３．２ｎがそれぞれ信号別に対応
するように積み重ねられ、サイド電極２ａ〜２ｎ，３．
１ａ〜３．１ｎ，３．２ａ〜３．２ｎを半田で充填する
ことによって三次元メモリユニットを構成している。メ
モリユニットの最下部にあたるリードレスチップキャリ
ア１ｎは印刷配線板７の取付パッド４，５に半田付けし
て実装される。また、チップセレクト信号等の各半導体
メモリ個別の信号は印刷配線板７に設けられた個別信号
用パッド６に別途ワイヤリング等によって配線を施して
いた。例えば、リードレスチップキャリア１ａのチップ
セレクト信号用サイド電極２ａとリードレスチップキャ
リア１ｂのチップセレクト信号用サイド電極２ｂとは個
別に扱う必要があり、チップセレクト信号用サイド電極
２ａ，２ｂと個別信号用パッド６との相互間をワイヤリ
ングしていた。このように共通に扱える信号、例えばア
ドレス信号、データ信号、チップセレクト以外のコント
ロール信号等はサイド電極を半田により接続し、個別に
扱うことが必要なチップセレクト信号は別途ワイヤリン
グをする構造となっていた。
【０００３】
【発明が解決しようとする課題】この従来の半導体メモ
リモジュールでは、チップセレクト信号のような個別に
扱わなければならない信号に対しては別途、印刷配線基
板にワイヤリングしなければならないという問題点があ
った。また、リードレスチップキャリアを積み重ね、各
リードレスチップキャリア間の接続は半田付けにより行
われていたため、自由にかつ、簡単にメモリの拡張ある
いは縮小が行えないという問題点があった。
リモジュールでは、チップセレクト信号のような個別に
扱わなければならない信号に対しては別途、印刷配線基
板にワイヤリングしなければならないという問題点があ
った。また、リードレスチップキャリアを積み重ね、各
リードレスチップキャリア間の接続は半田付けにより行
われていたため、自由にかつ、簡単にメモリの拡張ある
いは縮小が行えないという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置モジ
ュールは、積み重ねたリードレスチップキャリアの端面
スルーホール電極間を半田付けにて接続するのではな
く、リードレスチップキャリアがちょうど入る平面スペ
ースをもった三次元実装ケースを有している。実装ケー
スには端面スルーホール電極と接触がとれる信号線を有
している。チップセレクト等の個別信号として扱う必要
のある端面スルーホール電極に対しては、実装ケース側
の信号線が他の共通の信号線とは別個に独立して構成さ
れている。
ュールは、積み重ねたリードレスチップキャリアの端面
スルーホール電極間を半田付けにて接続するのではな
く、リードレスチップキャリアがちょうど入る平面スペ
ースをもった三次元実装ケースを有している。実装ケー
スには端面スルーホール電極と接触がとれる信号線を有
している。チップセレクト等の個別信号として扱う必要
のある端面スルーホール電極に対しては、実装ケース側
の信号線が他の共通の信号線とは別個に独立して構成さ
れている。
【０００５】また、積層されたリードレスチップキャリ
ア間には、それぞれ、絶縁シートを挿入し、層全体が、
ばねにより実装ケースの底面へ向けて押圧され、さら
に、実装ケース内面の配線パターンが内方へ押されてリ
ードレスチップキャリアの端面スルーホール電極に圧着
されて接続される構造となっている。
ア間には、それぞれ、絶縁シートを挿入し、層全体が、
ばねにより実装ケースの底面へ向けて押圧され、さら
に、実装ケース内面の配線パターンが内方へ押されてリ
ードレスチップキャリアの端面スルーホール電極に圧着
されて接続される構造となっている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置モジュールの
斜視透視図である。半導体メモリを搭載したリードレス
チップキャリア１は端面スルーホール電極３を有してい
て、そのリードレスチップキャリア１を同一向きに複数
個実装ケース１３に収容できるよう構成されている。実
装ケース１３にはリードレスチップキャリア１の端面ス
ルーホール電極３と圧着により接触をとれるような信号
線９を有している。実装方法としては、リードレスチッ
プキャリア１を複数個同一向きに実装ケースに入れる。
このとき積み重ねたリードレスチップキャリア１間には
絶縁シート１０を挿入する。このようにして積み重ねた
後、リードレスチップキャリア１を押さえる押え基板１
１をバネ１２によって押えて固定する。その後信号線９
と端面スルーホール電極３を接触させるため、レバー１
４をまわす。レバー１４をまわすことにより信号線９が
内側に移動し、端面スルーホール電極３に圧着されて接
触がとれる構造になっている。図２は実装ケース１３の
平面図である。図３は端面スルーホール電極３と信号線
９の接触する部分の拡大図である。また、チップセレク
ト信号のように個別な信号として扱う必要のある信号線
については、実装ケース１３の内部を各々別々に信号線
が走って実装ケースの底面側に出る構造となっている。
実装ケースの基板への取付方法は実装ケースの底面にリ
ードが出ており、ソケット実装あるいは半田付け実装が
できるような構造となっている。
る。図１は本発明の一実施例の半導体装置モジュールの
斜視透視図である。半導体メモリを搭載したリードレス
チップキャリア１は端面スルーホール電極３を有してい
て、そのリードレスチップキャリア１を同一向きに複数
個実装ケース１３に収容できるよう構成されている。実
装ケース１３にはリードレスチップキャリア１の端面ス
ルーホール電極３と圧着により接触をとれるような信号
線９を有している。実装方法としては、リードレスチッ
プキャリア１を複数個同一向きに実装ケースに入れる。
このとき積み重ねたリードレスチップキャリア１間には
絶縁シート１０を挿入する。このようにして積み重ねた
後、リードレスチップキャリア１を押さえる押え基板１
１をバネ１２によって押えて固定する。その後信号線９
と端面スルーホール電極３を接触させるため、レバー１
４をまわす。レバー１４をまわすことにより信号線９が
内側に移動し、端面スルーホール電極３に圧着されて接
触がとれる構造になっている。図２は実装ケース１３の
平面図である。図３は端面スルーホール電極３と信号線
９の接触する部分の拡大図である。また、チップセレク
ト信号のように個別な信号として扱う必要のある信号線
については、実装ケース１３の内部を各々別々に信号線
が走って実装ケースの底面側に出る構造となっている。
実装ケースの基板への取付方法は実装ケースの底面にリ
ードが出ており、ソケット実装あるいは半田付け実装が
できるような構造となっている。
【０００７】
【発明の効果】以上説明したように本発明は、リードレ
スチップキャリアを実装ケースに三次元的に積み重ね、
実装ケースに備えられた信号線と圧着により接触される
ため、半導体メモリモジュールの場合、自由にかつ簡単
にメモリの拡張及び縮小ができるという効果がある。ま
た、チップセレクト信号等、それぞれ別個の信号として
扱う必要がある信号線については実装ケース内部で独立
して実装ケースの底面側へ導かれ外部リードに接続され
ているため、取付基板への実装についてもソケットに挿
入するか、半田付けするだけでよいため、取付基板への
ワイヤリング等の必要がなく非常に簡単である。例え
ば、パソコン等のメモリ拡張を行う場合、実装ケースを
パソコン本体に取付けておけば、半導体メモリを搭載し
たリードレスチップキャリアをただ実装ケースに入れる
だけでメモリの拡張が可能になるという効果がある。
スチップキャリアを実装ケースに三次元的に積み重ね、
実装ケースに備えられた信号線と圧着により接触される
ため、半導体メモリモジュールの場合、自由にかつ簡単
にメモリの拡張及び縮小ができるという効果がある。ま
た、チップセレクト信号等、それぞれ別個の信号として
扱う必要がある信号線については実装ケース内部で独立
して実装ケースの底面側へ導かれ外部リードに接続され
ているため、取付基板への実装についてもソケットに挿
入するか、半田付けするだけでよいため、取付基板への
ワイヤリング等の必要がなく非常に簡単である。例え
ば、パソコン等のメモリ拡張を行う場合、実装ケースを
パソコン本体に取付けておけば、半導体メモリを搭載し
たリードレスチップキャリアをただ実装ケースに入れる
だけでメモリの拡張が可能になるという効果がある。
【図１】本発明の半導体装置モジュールの一実施例の斜
視透視図。
視透視図。
【図２】図１に示した実施例の実装ケースの平面図。
【図３】図１に示した実施例の信号線と端面電極との接
触部分の拡大図。
触部分の拡大図。
【図４】従来の半導体装置モジュールの斜視図。
１ リードレスチップキャリア ３ 端面スルーホール電極 ９ 信号線 １０ 絶縁シート １１ 押え基板 １２ バネ １３ 実装ケース １４ レバー １５ 外部リード
Claims (4)
- 【請求項１】 端面スルーホール電極を側面に有するリ
ードレスチップキャリアからなる半導体装置モジュール
において、 複数の前記リードレスチップキャリアが、配線パターン
をその枠体内に有する実装ケース内に積層されているこ
とを特徴とする半導体装置モジュール。 - 【請求項２】 積層された複数のリードレスチップキャ
リアの隣接するリードレスチップキャリア間に、それぞ
れ、絶縁シートが挿入されている請求項１記載の半導体
装置モジュール。 - 【請求項３】 積層された複数のリードレスチップキャ
リアが、ばねにより実装ケースの底面に向けて押圧され
ている請求項１または２記載の半導体装置モジュール。 - 【請求項４】 配線パターンが実装ケース内側方向へ押
圧されてリードレスチップキャリア側面の端面スルーホ
ール電極に圧着されている請求項１〜３のいずれか１項
に記載の半導体装置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146149A JP2500756B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体装置モジュ―ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146149A JP2500756B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体装置モジュ―ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714979A true JPH0714979A (ja) | 1995-01-17 |
| JP2500756B2 JP2500756B2 (ja) | 1996-05-29 |
Family
ID=15401247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5146149A Expired - Fee Related JP2500756B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体装置モジュ―ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500756B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462992B1 (ko) * | 2002-03-11 | 2004-12-23 | 최영인 | 적층형 반도체 칩 패키지의 제조방법 및 장치 |
| WO2006082620A1 (ja) * | 2005-01-31 | 2006-08-10 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
| JP2009076522A (ja) * | 2007-09-19 | 2009-04-09 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2010056377A (ja) * | 2008-08-29 | 2010-03-11 | Seiko Instruments Inc | 電子部品パッケージおよび電子部品パッケージの製造方法 |
-
1993
- 1993-06-17 JP JP5146149A patent/JP2500756B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462992B1 (ko) * | 2002-03-11 | 2004-12-23 | 최영인 | 적층형 반도체 칩 패키지의 제조방법 및 장치 |
| WO2006082620A1 (ja) * | 2005-01-31 | 2006-08-10 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
| US7696616B2 (en) | 2005-01-31 | 2010-04-13 | Spansion Llc | Stacked type semiconductor device and method of fabricating stacked type semiconductor device |
| JP2009076522A (ja) * | 2007-09-19 | 2009-04-09 | Spansion Llc | 半導体装置及びその製造方法 |
| US8269343B2 (en) | 2007-09-19 | 2012-09-18 | Spansion Llc | Semiconductor device including a pressure-contact section |
| JP2010056377A (ja) * | 2008-08-29 | 2010-03-11 | Seiko Instruments Inc | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500756B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598307A (en) | Integrated circuit device having package with bypass capacitor | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| JPS5896756A (ja) | マルチチップパッケージ | |
| JP2500756B2 (ja) | 半導体装置モジュ―ル | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| US20030043650A1 (en) | Multilayered memory device | |
| JPS5936268U (ja) | 印刷配線板 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS5996759A (ja) | 半導体装置 | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| JPS61278198A (ja) | 電子回路モジユ−ル | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPS62136060A (ja) | 半導体装置 | |
| JPH01161707A (ja) | チップ部品 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPS59180299U (ja) | メモリモジユ−ル | |
| JPS61189659A (ja) | メモリパツケ−ジ | |
| JPS6068672U (ja) | 厚膜混成集積回路基板 | |
| JPH07307437A (ja) | 高密度実装方法 | |
| JPH04287960A (ja) | 半導体パッケージの実装構造 | |
| JPH027598A (ja) | 混成集積回路用素子 | |
| JPH01201946A (ja) | 半導体装置 | |
| JPH01257339A (ja) | 半導体装置およびその製造方法 | |
| JPS60112089U (ja) | 半導体装置用ソケツト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |