JPH07183308A - 縦型バイポーラトランジスタの製造方法 - Google Patents
縦型バイポーラトランジスタの製造方法Info
- Publication number
- JPH07183308A JPH07183308A JP5345910A JP34591093A JPH07183308A JP H07183308 A JPH07183308 A JP H07183308A JP 5345910 A JP5345910 A JP 5345910A JP 34591093 A JP34591093 A JP 34591093A JP H07183308 A JPH07183308 A JP H07183308A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion region
- collector
- base
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000002040 relaxant effect Effects 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 Ｎ型エピタキシャル層に熱拡散によって形成
される縦型ＰＮＰトランジスタのＮ型ベース領域の、深
さ方向の濃度勾配を緩和する製造方法を提供する。 【構成】 Ｐ型コレクタとＮ型ベースの間に、Ｐ型不純
物とＮ型不純物を同時にイオン注入して、熱拡散するこ
とによって、Ｐ−拡散領域を形成する。
される縦型ＰＮＰトランジスタのＮ型ベース領域の、深
さ方向の濃度勾配を緩和する製造方法を提供する。 【構成】 Ｐ型コレクタとＮ型ベースの間に、Ｐ型不純
物とＮ型不純物を同時にイオン注入して、熱拡散するこ
とによって、Ｐ−拡散領域を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ集積回路に
おける高耐圧縦型バイポーラトランジスタの製造方法に
関する。
おける高耐圧縦型バイポーラトランジスタの製造方法に
関する。
【０００２】
【従来の技術】図３に、従来の縦型バイポーラトランジ
スタの代表的な製造方法を示す。Ｐ型シリコン基板１上
にＮ型埋込層２、Ｐ型分離層３およびＰＮＰトランジス
タのコレクタとなるＰ型埋込層４を周知の拡散技術によ
って形成し、Ｎ型エピタキシャル層５を、例えば１．５
Ω・cmの比抵抗で約３．０ミクロンの厚さで成長させる
（図３ａ）。次に、Ｎ型エピタキシャル層の表面に酸化
膜を形成した後、周知のフォトエッチング法により選択
除去する。この酸化膜６をマスクとして露出したエピタ
キシャル層５表面に不純物をイオン注入し、熱拡散して
Ｐ型分離層７およびＰＮＰトランジスタのコレクタの一
部を構成するＰ型拡散領域８を同時に形成し、それぞれ
先に形成したＰ型分離層３とＰ型埋込層４に接続させる
（図３ｂ）。このＰ型拡散領域８とＰ型埋込層４とで、
ＰＮＰトランジスタのコレクタを構成する。酸化膜６を
除去し、新たに酸化膜を形成した後、ベース形成領域の
酸化膜を選択的に除去し、この酸化膜９をマスクとして
露出したＰ型拡散領域８表面に、不純物をイオン注入
し、ＰＮＰトランジスタのベースを構成するＮ型拡散領
域１０を形成する（図３ｃ）。その後、酸化膜９を除去
し、新たに酸化膜を形成し、選択除去した後、酸化膜１
１をマスクとして露出したＮ型拡散領域１０表面に不純
物をイオン注入し、ＰＮＰトランジスタのエミッタを構
成するＰ型拡散領域１２を形成する。同時に、ＰＮＰト
ランジスタのコレクタを構成するＰ型拡散領域８を露出
させ、Ｐ型拡散領域を形成する。これは、ＰＮＰトラン
ジスタのコレクタコンタクト領域１３を構成する（図３
ｄ）。その後、酸化膜１１を除去し、新たに酸化膜を形
成し、選択除去して、この酸化膜をマスクとして、露出
したＮ型拡散領域１０表面に、不純物をイオン注入し、
Ｎ型拡散領域１４を形成する。これは、ＰＮＰトランジ
スタのベースコンタクトを構成する。次に、マスクの酸
化膜を除去し、新たに酸化膜１５を形成し、選択除去し
てＰＮＰトランジスのコレクタ、ベース、エミッタのコ
ンタクト窓を開口し、それぞれ電極１６、１８、１７を
形成し、ＰＮＰトランジスタを完成する（図３ｅ）。
スタの代表的な製造方法を示す。Ｐ型シリコン基板１上
にＮ型埋込層２、Ｐ型分離層３およびＰＮＰトランジス
タのコレクタとなるＰ型埋込層４を周知の拡散技術によ
って形成し、Ｎ型エピタキシャル層５を、例えば１．５
Ω・cmの比抵抗で約３．０ミクロンの厚さで成長させる
（図３ａ）。次に、Ｎ型エピタキシャル層の表面に酸化
膜を形成した後、周知のフォトエッチング法により選択
除去する。この酸化膜６をマスクとして露出したエピタ
キシャル層５表面に不純物をイオン注入し、熱拡散して
Ｐ型分離層７およびＰＮＰトランジスタのコレクタの一
部を構成するＰ型拡散領域８を同時に形成し、それぞれ
先に形成したＰ型分離層３とＰ型埋込層４に接続させる
（図３ｂ）。このＰ型拡散領域８とＰ型埋込層４とで、
ＰＮＰトランジスタのコレクタを構成する。酸化膜６を
除去し、新たに酸化膜を形成した後、ベース形成領域の
酸化膜を選択的に除去し、この酸化膜９をマスクとして
露出したＰ型拡散領域８表面に、不純物をイオン注入
し、ＰＮＰトランジスタのベースを構成するＮ型拡散領
域１０を形成する（図３ｃ）。その後、酸化膜９を除去
し、新たに酸化膜を形成し、選択除去した後、酸化膜１
１をマスクとして露出したＮ型拡散領域１０表面に不純
物をイオン注入し、ＰＮＰトランジスタのエミッタを構
成するＰ型拡散領域１２を形成する。同時に、ＰＮＰト
ランジスタのコレクタを構成するＰ型拡散領域８を露出
させ、Ｐ型拡散領域を形成する。これは、ＰＮＰトラン
ジスタのコレクタコンタクト領域１３を構成する（図３
ｄ）。その後、酸化膜１１を除去し、新たに酸化膜を形
成し、選択除去して、この酸化膜をマスクとして、露出
したＮ型拡散領域１０表面に、不純物をイオン注入し、
Ｎ型拡散領域１４を形成する。これは、ＰＮＰトランジ
スタのベースコンタクトを構成する。次に、マスクの酸
化膜を除去し、新たに酸化膜１５を形成し、選択除去し
てＰＮＰトランジスのコレクタ、ベース、エミッタのコ
ンタクト窓を開口し、それぞれ電極１６、１８、１７を
形成し、ＰＮＰトランジスタを完成する（図３ｅ）。
【０００３】上記のように従来のＰＮＰトランジスタの
製造方法は、コレクタの一部を構成するＰ型拡散領域８
の形成をイオン注入した後、熱拡散によって形成してい
た。エピタキシャル層５の厚さが３．０ミクロン程度と
比較的薄い場合、この熱拡散は短時間で終了する必要が
ある。そのため、Ｐ型拡散領域８の深さ方向の不純物濃
度のプロファイルは、深くなるにつれて不純物濃度が小
さくなるという濃度勾配が生じる。このような濃度勾配
のあるＰ型拡散領域８上に、ＰＮＰトランジスタのベー
スとなるＮ型拡散領域１０を形成すると、Ｐ型拡散領域
８の濃度によってＮ型拡散領域１０の濃度が影響を受
け、変化する。図２（ａ）に、従来の製造方法で形成し
たＰＮＰトランジスタのベース部分の深さ方向の不純物
濃度のプロファイルを示す。ＰＮＰトランジスタのコレ
クタを構成するＰ型拡散領域８の濃度は、ベースを構成
するＮ型拡散領域１０側で高くなる。このような濃度プ
ロファイルでは、相対的にベースを構成するＮ型拡散領
域１０の不純物濃度が低くなり、コレクタ・ベース間空
乏層のベース側への拡がりが抑えられなくなり、実効的
なベース幅が変化し、アーリー電圧が低下するという問
題があった。また、相対的にコレクタを構成するＰ型拡
散領域１０の不純物濃度が高くなり、ベース・コレクタ
間耐圧が低下するという問題があった。
製造方法は、コレクタの一部を構成するＰ型拡散領域８
の形成をイオン注入した後、熱拡散によって形成してい
た。エピタキシャル層５の厚さが３．０ミクロン程度と
比較的薄い場合、この熱拡散は短時間で終了する必要が
ある。そのため、Ｐ型拡散領域８の深さ方向の不純物濃
度のプロファイルは、深くなるにつれて不純物濃度が小
さくなるという濃度勾配が生じる。このような濃度勾配
のあるＰ型拡散領域８上に、ＰＮＰトランジスタのベー
スとなるＮ型拡散領域１０を形成すると、Ｐ型拡散領域
８の濃度によってＮ型拡散領域１０の濃度が影響を受
け、変化する。図２（ａ）に、従来の製造方法で形成し
たＰＮＰトランジスタのベース部分の深さ方向の不純物
濃度のプロファイルを示す。ＰＮＰトランジスタのコレ
クタを構成するＰ型拡散領域８の濃度は、ベースを構成
するＮ型拡散領域１０側で高くなる。このような濃度プ
ロファイルでは、相対的にベースを構成するＮ型拡散領
域１０の不純物濃度が低くなり、コレクタ・ベース間空
乏層のベース側への拡がりが抑えられなくなり、実効的
なベース幅が変化し、アーリー電圧が低下するという問
題があった。また、相対的にコレクタを構成するＰ型拡
散領域１０の不純物濃度が高くなり、ベース・コレクタ
間耐圧が低下するという問題があった。
【０００４】
【発明が解決しようとする課題】従来のＰＮＰトランジ
スタの製造方法では、コレクタを構成するＰ型拡散領域
の不純物濃度が相対的に高いため、アーリー電圧の低下
や、ベース・コレクタ間耐圧が低下するという問題があ
った。本発明は上記問題を解消するためになされたもの
で、高耐圧化した縦型バイポーラトランジスタを得るこ
とを目的とする。
スタの製造方法では、コレクタを構成するＰ型拡散領域
の不純物濃度が相対的に高いため、アーリー電圧の低下
や、ベース・コレクタ間耐圧が低下するという問題があ
った。本発明は上記問題を解消するためになされたもの
で、高耐圧化した縦型バイポーラトランジスタを得るこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、一導電型の半導体基板上に、逆導電型エピタ
キシャル層を形成し、該エピタキシャル層と前記半導体
基板との間に逆導電型の埋込層を形成し、該埋込層上の
前記エピタキシャル層の所定の位置に一導電型のコレク
タと、逆導電型のベースと、一導電型のエミッタとを形
成する縦型バイポーラトランジスタの製造方法におい
て、前記ベース形成領域の前記エピタキシャル層表面
に、一導電型の不純物と、逆導電型の不純物の拡散を行
ない、前記ベースと前記コレクタとの間に、前記コレク
タより不純物濃度の低い一導電型の拡散領域を形成する
工程を含むことを特徴とするものである。
するため、一導電型の半導体基板上に、逆導電型エピタ
キシャル層を形成し、該エピタキシャル層と前記半導体
基板との間に逆導電型の埋込層を形成し、該埋込層上の
前記エピタキシャル層の所定の位置に一導電型のコレク
タと、逆導電型のベースと、一導電型のエミッタとを形
成する縦型バイポーラトランジスタの製造方法におい
て、前記ベース形成領域の前記エピタキシャル層表面
に、一導電型の不純物と、逆導電型の不純物の拡散を行
ない、前記ベースと前記コレクタとの間に、前記コレク
タより不純物濃度の低い一導電型の拡散領域を形成する
工程を含むことを特徴とするものである。
【０００６】
【実施例】図１に本発明の縦型ＰＮＰトランジスタの製
造方法を示す。Ｐ型シリコン基板１上にＮ型埋込層２、
Ｐ型分離層３およびＰＮＰトランジスタのコレクタとな
るＰ型埋込層４を周知の拡散技術により形成し、さら
に、Ｎ型エピタキシャル層５を、例えば１．５Ωcmの比
抵抗で、約３．０ミクロンの厚さで成長させる。次に、
Ｎ型エピタキシャル層５の表面から酸化膜をマスクとし
て、不純物をイオン注入し、熱拡散して、Ｐ型分離層７
およびＰＮＰトランジスタのコレクタの一部となるＰ型
拡散領域８を同時に形成し、それぞれ先に形成している
Ｐ型分離層３とＰ型埋込層４とに接続させる。このＰ型
拡散領域８とＰ型埋込層４とで、ＰＮＰトランジスタの
コレクタを構成する。新たに、酸化膜を形成し、ＰＮＰ
トランジスタのベース形成領域の酸化膜９を選択除去す
る（図１ａ）。ここまでの工程は、従来の製造方法と同
じである。
造方法を示す。Ｐ型シリコン基板１上にＮ型埋込層２、
Ｐ型分離層３およびＰＮＰトランジスタのコレクタとな
るＰ型埋込層４を周知の拡散技術により形成し、さら
に、Ｎ型エピタキシャル層５を、例えば１．５Ωcmの比
抵抗で、約３．０ミクロンの厚さで成長させる。次に、
Ｎ型エピタキシャル層５の表面から酸化膜をマスクとし
て、不純物をイオン注入し、熱拡散して、Ｐ型分離層７
およびＰＮＰトランジスタのコレクタの一部となるＰ型
拡散領域８を同時に形成し、それぞれ先に形成している
Ｐ型分離層３とＰ型埋込層４とに接続させる。このＰ型
拡散領域８とＰ型埋込層４とで、ＰＮＰトランジスタの
コレクタを構成する。新たに、酸化膜を形成し、ＰＮＰ
トランジスタのベース形成領域の酸化膜９を選択除去す
る（図１ａ）。ここまでの工程は、従来の製造方法と同
じである。
【０００７】露出したＰ型拡散領域８表面に不純物をイ
オン注入する。従来この不純物の注入は、Ｎ型拡散領域
１０を形成するために、ボロンの注入を１回行なうのみ
であったが、本発明では、このボロンの注入の前に、次
のようなイオン注入、熱拡散工程を追加したことに特徴
がある。即ち、露出したＰ型拡散領域８表面にボロンお
よびリンをそれぞれイオン注入し、同時に熱拡散を行な
う。一例としては、ボロンをドース量１．５Ｅ１２、加
速電圧２００ＫｅＶで注入した後、すぐにリンをドーズ
量１．３Ｅ１２、加速電圧２００ＫｅＶで注入する。そ
の後、１１００℃、１２０分間の熱拡散を行なう。イオ
ン注入の飛程と濃度の関係により、ボロンはリンに較べ
て、熱拡散によって深い位置まで拡散する。その結果表
面から、１．０〜１．３ミクロンの深さのＰ型拡散領域
８中にＰ型拡散領域８の不純物濃度より低い濃度のＰ-
型拡散領域１９が形成される。その後の工程は、従来の
方法と同じで、酸化膜９をマスクとして不純物をイオン
注入し、ＰＮＰトランジスタのベースを構成するＮ型拡
散領域１０を形成する（図１ｂ）。その後、酸化膜９を
除去し、新たに酸化膜を形成し、選択除去した後、酸化
膜１１をマスクとして露出したＮ型拡散領域１０表面に
イオン注入し、ＰＮＰトランジスタのエミッタを構成す
るＰ型拡散領域１２を形成する。同時に、ＰＮＰトラン
ジスタのコレクタを構成するＰ型拡散領域８を露出さ
せ、Ｐ型拡散領域を形成する。これは、ＰＮＰトランジ
スタのコレクタコンタクト領域１３を構成する（図１
ｃ）。また、酸化膜１１を除去し、新たに酸化膜を形成
し、選択除去して、この酸化膜をマスクとして、露出し
たＮ型拡散領域１０票面に不純物をイオン注入し、Ｎ型
拡散領域１４を形成する。これは、ＰＮＰトランジスタ
のベースのコンタクトを構成する。次に、酸化膜を除去
し、新たに、酸化膜１５を形成し、選択除去してＰＮＰ
トランジスタのコレクタ、ベース、エミッタのコンタク
ト窓を開口し、それぞれ電極１６、１８、１７を形成
し、ＰＮＰトランジスタを完成する（図１ｄ）。
オン注入する。従来この不純物の注入は、Ｎ型拡散領域
１０を形成するために、ボロンの注入を１回行なうのみ
であったが、本発明では、このボロンの注入の前に、次
のようなイオン注入、熱拡散工程を追加したことに特徴
がある。即ち、露出したＰ型拡散領域８表面にボロンお
よびリンをそれぞれイオン注入し、同時に熱拡散を行な
う。一例としては、ボロンをドース量１．５Ｅ１２、加
速電圧２００ＫｅＶで注入した後、すぐにリンをドーズ
量１．３Ｅ１２、加速電圧２００ＫｅＶで注入する。そ
の後、１１００℃、１２０分間の熱拡散を行なう。イオ
ン注入の飛程と濃度の関係により、ボロンはリンに較べ
て、熱拡散によって深い位置まで拡散する。その結果表
面から、１．０〜１．３ミクロンの深さのＰ型拡散領域
８中にＰ型拡散領域８の不純物濃度より低い濃度のＰ-
型拡散領域１９が形成される。その後の工程は、従来の
方法と同じで、酸化膜９をマスクとして不純物をイオン
注入し、ＰＮＰトランジスタのベースを構成するＮ型拡
散領域１０を形成する（図１ｂ）。その後、酸化膜９を
除去し、新たに酸化膜を形成し、選択除去した後、酸化
膜１１をマスクとして露出したＮ型拡散領域１０表面に
イオン注入し、ＰＮＰトランジスタのエミッタを構成す
るＰ型拡散領域１２を形成する。同時に、ＰＮＰトラン
ジスタのコレクタを構成するＰ型拡散領域８を露出さ
せ、Ｐ型拡散領域を形成する。これは、ＰＮＰトランジ
スタのコレクタコンタクト領域１３を構成する（図１
ｃ）。また、酸化膜１１を除去し、新たに酸化膜を形成
し、選択除去して、この酸化膜をマスクとして、露出し
たＮ型拡散領域１０票面に不純物をイオン注入し、Ｎ型
拡散領域１４を形成する。これは、ＰＮＰトランジスタ
のベースのコンタクトを構成する。次に、酸化膜を除去
し、新たに、酸化膜１５を形成し、選択除去してＰＮＰ
トランジスタのコレクタ、ベース、エミッタのコンタク
ト窓を開口し、それぞれ電極１６、１８、１７を形成
し、ＰＮＰトランジスタを完成する（図１ｄ）。
【０００８】上記の製造方法によって形成したＰＮＰト
ランジスタのベース部分の深さ方向の不純物濃度プロフ
ァイルを図２（ｂ）に示す（実線）。従来の製造方法で
形成したＰＮＰトランジスタ（点線で示す）と比較し
て、Ｐ型拡散領域、即ちコレクタ部分の濃度プロファイ
ルに大きな違いがあることがわかる。本発明のＰＮＰト
ランジスタでは、コレクタ部分にＰ-拡散領域が存在す
るため、コレクタ部分の不純物濃度が低く、しかも従来
見られていたようなＮ型拡散領域（ベース）側で高くな
るような濃度勾配が生じていない。加えて、従来はこの
濃度勾配によって発生していたと思われるＮ型拡散領域
（ベース）幅の短縮が緩和していることがわかる。本発
明は、このような濃度プロファイルを実現することによ
って、相対的にＮ型拡散領域の不純物濃度が高くなり、
コレクタ・ベース間空乏層のベース側への拡りが抑えら
れ、実効的なベース幅の変化がなくなり、アーリー電圧
の低下という問題を解消することができた。また、相対
的にＰ型拡散領域（コレクタ）の不純物濃度が低くな
り、十分なベース・コレクタ間耐圧を得ることができ
た。
ランジスタのベース部分の深さ方向の不純物濃度プロフ
ァイルを図２（ｂ）に示す（実線）。従来の製造方法で
形成したＰＮＰトランジスタ（点線で示す）と比較し
て、Ｐ型拡散領域、即ちコレクタ部分の濃度プロファイ
ルに大きな違いがあることがわかる。本発明のＰＮＰト
ランジスタでは、コレクタ部分にＰ-拡散領域が存在す
るため、コレクタ部分の不純物濃度が低く、しかも従来
見られていたようなＮ型拡散領域（ベース）側で高くな
るような濃度勾配が生じていない。加えて、従来はこの
濃度勾配によって発生していたと思われるＮ型拡散領域
（ベース）幅の短縮が緩和していることがわかる。本発
明は、このような濃度プロファイルを実現することによ
って、相対的にＮ型拡散領域の不純物濃度が高くなり、
コレクタ・ベース間空乏層のベース側への拡りが抑えら
れ、実効的なベース幅の変化がなくなり、アーリー電圧
の低下という問題を解消することができた。また、相対
的にＰ型拡散領域（コレクタ）の不純物濃度が低くな
り、十分なベース・コレクタ間耐圧を得ることができ
た。
【０００９】Ｐ-拡散領域１８を形成する際、ボロンと
リンの注入を行なう場合を例に取り説明を行なったが、
この組み合わせに限定されるものではなく、半導体基板
に対してＰ型、Ｎ型となる不純物の組み合わせにおい
て、熱拡散の結果、Ｐ型不純物の方がＮ型不純物より深
い位置まで拡散するものであれば良い。このような拡散
を実現するためには、エピタキシャル層の濃度、Ｐ型不
純物、Ｎ型不純物の注入条件、熱拡散条件等は適宜設定
されるものである。
リンの注入を行なう場合を例に取り説明を行なったが、
この組み合わせに限定されるものではなく、半導体基板
に対してＰ型、Ｎ型となる不純物の組み合わせにおい
て、熱拡散の結果、Ｐ型不純物の方がＮ型不純物より深
い位置まで拡散するものであれば良い。このような拡散
を実現するためには、エピタキシャル層の濃度、Ｐ型不
純物、Ｎ型不純物の注入条件、熱拡散条件等は適宜設定
されるものである。
【００１０】また本発明は、縦型バイポーラトランジス
タをＣＭＯＳＦＥＴと同一半導体基板上に備える集積回
路を形成する際、特に効果が大きい。例えば、通常、縦
型ＰＮＰトランジスタのコレクタを構成するＰ型拡散領
域８を、ｎＭＯＳトランジスタのＰウエルと同時に形成
するが、本発明によれば、Ｐウエルの不純物濃度によら
ずに、ベース直下の不純物濃度を決めることができる。
したがって、高耐圧の縦型バイポータトランジスタをＣ
ＭＯＳＦＥＴと同一基板上に形成することができる。
タをＣＭＯＳＦＥＴと同一半導体基板上に備える集積回
路を形成する際、特に効果が大きい。例えば、通常、縦
型ＰＮＰトランジスタのコレクタを構成するＰ型拡散領
域８を、ｎＭＯＳトランジスタのＰウエルと同時に形成
するが、本発明によれば、Ｐウエルの不純物濃度によら
ずに、ベース直下の不純物濃度を決めることができる。
したがって、高耐圧の縦型バイポータトランジスタをＣ
ＭＯＳＦＥＴと同一基板上に形成することができる。
【００１１】
【発明の効果】以上説明したように本発明の製造方法に
よる縦型バイポーラトランジスタは、ベース領域直下の
コレクタ領域に、不純物濃度の低いＰ-拡散領域を形成
することで、相対的なベース領域の不純物濃度が高くな
り、コレクタ・ベース間空乏層のベース側への拡りが抑
えられ、実効的なベース幅の変化が少なくなり、アーリ
ー電圧の低下が防止できた。また、相対的にコレクタの
不純物濃度が低くなり、十分なベース・コレクタ耐圧を
得ることができた。さらに、高濃度エミッタを形成し、
それによってベースも高濃度とすることもでき、ベース
抵抗が小さく、高い電流増幅率を有し、しかもそのため
にベース幅を小さくしても十分なパンチスルー電圧が得
られ、その結果、エミッタ・ベース間を浅く形成するこ
とができるので、高周波動作が可能となった。
よる縦型バイポーラトランジスタは、ベース領域直下の
コレクタ領域に、不純物濃度の低いＰ-拡散領域を形成
することで、相対的なベース領域の不純物濃度が高くな
り、コレクタ・ベース間空乏層のベース側への拡りが抑
えられ、実効的なベース幅の変化が少なくなり、アーリ
ー電圧の低下が防止できた。また、相対的にコレクタの
不純物濃度が低くなり、十分なベース・コレクタ耐圧を
得ることができた。さらに、高濃度エミッタを形成し、
それによってベースも高濃度とすることもでき、ベース
抵抗が小さく、高い電流増幅率を有し、しかもそのため
にベース幅を小さくしても十分なパンチスルー電圧が得
られ、その結果、エミッタ・ベース間を浅く形成するこ
とができるので、高周波動作が可能となった。
【図１】本発明の一実施例の製造方法を示す説明図であ
る。
る。
【図２】本発明と従来例の不純物濃度プロファイルを比
較する説明図である。
較する説明図である。
【図３】従来の縦型バイポーラトランジスタの製造方法
を示す説明図である。
を示す説明図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３ Ｐ型分離層 ４ Ｐ型埋込層 ５ Ｎ型エピタキシャル層 ６ 酸化膜 ７ Ｐ型分離層 ８ Ｐ型拡散領域 ９ 酸化膜 １０ Ｎ型拡散領域 １１ 酸化膜 １２ Ｐ型拡散領域 １３ コレクタコンタクト領域 １４ Ｎ型拡散領域 １５ 酸化膜 １６ コレクタ電極 １７ エミッタ電極 １８ ベース電極 １９ Ｐ-型拡散領域
Claims (1)
- 【請求項１】 一導電型の半導体基板上に、逆導電型の
エピタキシャル層を形成し、該エピタキシャル層と前記
半導体基板との間に逆導電型の埋込層を形成し、該埋込
層上の前記エピタキシャル層の所定の位置に一導電型の
コレクタと、逆導電型のベースと、一導電型のエミッタ
とを形成する縦型バイポーラトランジスタの製造方法に
おいて、 前記ベース形成領域の前記エピタキシャル層表面に、一
導電型の不純物と、逆導電型の不純物の拡散を行ない、
前記ベースと前記コレクタとの間に、前記コレクタより
不純物濃度の低い一導電型の拡散領域を形成する工程を
含むことを特徴とする縦型バイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34591093A JP3327658B2 (ja) | 1993-12-24 | 1993-12-24 | 縦型バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34591093A JP3327658B2 (ja) | 1993-12-24 | 1993-12-24 | 縦型バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183308A true JPH07183308A (ja) | 1995-07-21 |
| JP3327658B2 JP3327658B2 (ja) | 2002-09-24 |
Family
ID=18379830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34591093A Expired - Fee Related JP3327658B2 (ja) | 1993-12-24 | 1993-12-24 | 縦型バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3327658B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256421A (zh) * | 2018-09-10 | 2019-01-22 | 西安微电子技术研究所 | 一种高厄利电压的双极器件及其制作方法 |
| CN112992664A (zh) * | 2021-02-26 | 2021-06-18 | 西安微电子技术研究所 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
-
1993
- 1993-12-24 JP JP34591093A patent/JP3327658B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256421A (zh) * | 2018-09-10 | 2019-01-22 | 西安微电子技术研究所 | 一种高厄利电压的双极器件及其制作方法 |
| CN112992664A (zh) * | 2021-02-26 | 2021-06-18 | 西安微电子技术研究所 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
| CN112992664B (zh) * | 2021-02-26 | 2023-06-02 | 西安微电子技术研究所 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3327658B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315346B2 (ja) | ||
| KR930010094B1 (ko) | 반도체장치와 그 제조방법 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPH06314771A (ja) | 半導体装置及びその製造方法 | |
| JPH02264436A (ja) | 縦型ｐｎｐバイポーラ接合トランジスタを含む半導体装置の製造方法 | |
| JPH02241057A (ja) | 半導体集積回路の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPH0230143A (ja) | 半導体集積回路装置 | |
| JPH09223746A (ja) | 半導体装置 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS641933B2 (ja) | ||
| JPH0541386A (ja) | 半導体素子の製造方法 | |
| JPH03129874A (ja) | Ｂｉ―ＣＭＯＳ集積回路 | |
| JPH05326857A (ja) | 半導体装置の製造方法 | |
| JPH07335662A (ja) | 半導体装置およびその製造方法 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPS616853A (ja) | 半導体装置の製造方法 | |
| JP2000183073A (ja) | バイポーラトランジスタを含む半導体装置 | |
| JPH06196638A (ja) | 半導体装置 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |