JPH071866B2 - 抵抗結合型ジョセフソン論理回路 - Google Patents
抵抗結合型ジョセフソン論理回路Info
- Publication number
- JPH071866B2 JPH071866B2 JP59200215A JP20021584A JPH071866B2 JP H071866 B2 JPH071866 B2 JP H071866B2 JP 59200215 A JP59200215 A JP 59200215A JP 20021584 A JP20021584 A JP 20021584A JP H071866 B2 JPH071866 B2 JP H071866B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- input
- output
- coupling type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010168 coupling process Methods 0.000 title description 18
- 238000005859 coupling reaction Methods 0.000 title description 18
- 230000008878 coupling Effects 0.000 title description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はジョセフソン素子を用いた回路、特に複数個の
信号の論理和を取る回路に関するもので、入出力信号の
結合を除く入出力分離信号波形の整形等にも用いられる
ジョセフソン論理回路に関するものである。
信号の論理和を取る回路に関するもので、入出力信号の
結合を除く入出力分離信号波形の整形等にも用いられる
ジョセフソン論理回路に関するものである。
（従来技術とその問題点） ジョセフソン素子と抵抗とを用いたジョセフソン論理和
回路として、特開昭56-30778号、特開昭57-4622号、特
開昭58-46727号および米国特許第4275314号等に記載さ
れている抵抗結合型論理回路がある。これらの回路は、
注入された入力信号電流により所望の論理を行い、出力
回路に電流を送出する回路である。ところで従来の上記
回路は、入力電流と出力電流の比即ち信号感度、動作速
度、動作領域、回路構成、素子寸法において、それぞれ
差異がある。
回路として、特開昭56-30778号、特開昭57-4622号、特
開昭58-46727号および米国特許第4275314号等に記載さ
れている抵抗結合型論理回路がある。これらの回路は、
注入された入力信号電流により所望の論理を行い、出力
回路に電流を送出する回路である。ところで従来の上記
回路は、入力電流と出力電流の比即ち信号感度、動作速
度、動作領域、回路構成、素子寸法において、それぞれ
差異がある。
これらの抵抗結合型論理和回路の中で特開昭58-46727号
に開示されている回路は、ターンオン時間が他の回路に
比して小さく（曽根、信学技報ED83-51,第83巻，第100
号，第39頁、1983年８月発行）、信号感度、動作領域に
関しても他の回路より優れている。第３図は、特開昭58
-46727号に開示されている抵抗結合型論理和回路の一列
を示したものである。この回路は、抵抗401〜405と、入
出力分離用ジョセフソン素子411及びスイッチング用ジ
ョセフソン素子412,413とから構成される。ゲート電流
は端子421から抵抗405を介して与えられる。入力線422
に入力信号が加えられるとジョセフソン素子412,413,41
1が順次スイッチオンし、出力線423に出力が現れる。
に開示されている回路は、ターンオン時間が他の回路に
比して小さく（曽根、信学技報ED83-51,第83巻，第100
号，第39頁、1983年８月発行）、信号感度、動作領域に
関しても他の回路より優れている。第３図は、特開昭58
-46727号に開示されている抵抗結合型論理和回路の一列
を示したものである。この回路は、抵抗401〜405と、入
出力分離用ジョセフソン素子411及びスイッチング用ジ
ョセフソン素子412,413とから構成される。ゲート電流
は端子421から抵抗405を介して与えられる。入力線422
に入力信号が加えられるとジョセフソン素子412,413,41
1が順次スイッチオンし、出力線423に出力が現れる。
しかし、第３図に示した従来の抵抗結合型論理和回路
は、回路素子数が多く、回路の大きさが小さくできない
という問題があった。さらに、実際の回路パターン形状
からも回路の大きさが制約されていた。即ち、基部電極
層、抵抗体層、絶縁体層、対向電極層の各層間の製造上
の位置合せ精度の制約から、パターンの合せ部分が必要
であり、その形成のためにある程度のスペースを要す
る。第３図に示した抵抗結合型論理和回路のパターン図
を第４図に示す。回路パターンは、抵抗パターン501,50
2と、基部電極511〜516と接合窓521〜523と対向電極53
1,532と、図には示されていないが、接地面、接地用コ
ンタクト、接地面と基部電極間絶縁層などからなってい
る。第３図の抵抗401〜405は、基部電極にはさまれた抵
抗部541〜545で形成され、ジョセフソン素子411〜413は
接合窓521〜523にそれぞれ対応している。基部電極511
は信号入力端子、基部電極513は出力端子、基部電極516
はゲート電流注入端子、基部電極515は接地端子であ
る。
は、回路素子数が多く、回路の大きさが小さくできない
という問題があった。さらに、実際の回路パターン形状
からも回路の大きさが制約されていた。即ち、基部電極
層、抵抗体層、絶縁体層、対向電極層の各層間の製造上
の位置合せ精度の制約から、パターンの合せ部分が必要
であり、その形成のためにある程度のスペースを要す
る。第３図に示した抵抗結合型論理和回路のパターン図
を第４図に示す。回路パターンは、抵抗パターン501,50
2と、基部電極511〜516と接合窓521〜523と対向電極53
1,532と、図には示されていないが、接地面、接地用コ
ンタクト、接地面と基部電極間絶縁層などからなってい
る。第３図の抵抗401〜405は、基部電極にはさまれた抵
抗部541〜545で形成され、ジョセフソン素子411〜413は
接合窓521〜523にそれぞれ対応している。基部電極511
は信号入力端子、基部電極513は出力端子、基部電極516
はゲート電流注入端子、基部電極515は接地端子であ
る。
このように第３図に示す従来の抵抗結合型回路では、素
子数が多いこと及び、そのための層間の合せ余裕を必要
とする、という理由から回路の小型化高集積化には限界
があった。
子数が多いこと及び、そのための層間の合せ余裕を必要
とする、という理由から回路の小型化高集積化には限界
があった。
また、接合窓522と接合窓523の間隔551が小さくならな
い。
い。
（発明の目的） 本発明の目的は、上記した抵抗結合型論理和回路の欠点
を除き、回路の小型化高集積化を図ることにある。
を除き、回路の小型化高集積化を図ることにある。
（発明の構成） 本発明は抵抗と一方の端が接地されたジョセフソン素子
とを直列接続した３個以上の回路枝と、前記回路枝の抵
抗の他端を互いに接続した接続点にゲート電流を注入す
る手段と、前記回路枝のいずれか１個の回路枝の抵抗と
ジョセフソン素子の接合点に接続された入出力分離ジョ
セフソン素子と、前記入出力分離ジョセフソン素子の他
端に接続された信号入力線と、前記信号入力線と前記入
出力分離ジョセフソン素子の結合点に接続され他端が接
地された入力抵抗と、前記回路枝のいずれか１個の回路
枝から出力信号を取り出す手段とから構成され、前記信
号入力線に電流を注入して前記出力手段に出力信号を発
生させるように構成したことを特徴とする抵抗結合型ジ
ョセフソン論理回路である。
とを直列接続した３個以上の回路枝と、前記回路枝の抵
抗の他端を互いに接続した接続点にゲート電流を注入す
る手段と、前記回路枝のいずれか１個の回路枝の抵抗と
ジョセフソン素子の接合点に接続された入出力分離ジョ
セフソン素子と、前記入出力分離ジョセフソン素子の他
端に接続された信号入力線と、前記信号入力線と前記入
出力分離ジョセフソン素子の結合点に接続され他端が接
地された入力抵抗と、前記回路枝のいずれか１個の回路
枝から出力信号を取り出す手段とから構成され、前記信
号入力線に電流を注入して前記出力手段に出力信号を発
生させるように構成したことを特徴とする抵抗結合型ジ
ョセフソン論理回路である。
（実施例） 以下に本発明の実施例を図によって説明する。
（実施例１） 第１図は本発明の第一の実施例を示す図である。本発明
による抵抗結合型ジョセフソン論理回路は、一方の端が
接地されたスイッチング用ジョセフソン素子101,102,10
3と、抵抗111,112,113がそれぞれ直列接続された回路枝
と、ジョセフソン素子101と抵抗111との接合点に接続さ
れた入出力分離のためのジョセフソン素子104と、一方
の端が接地された入力抵抗114とから構成されている。
回路へのゲート電流は、端子121に接続された電源から
抵抗115を介して注入される。入力信号は信号入力線122
から入力され、ジョセフソン素子101,102,103,104を順
次電圧状態へスイッチオンさせる。ジョセフソン素子10
1〜104のスイッチオンにより、信号出力線123へゲート
電流が流れて出力信号が得られる。回路がスイッチオン
した時、入力信号と出力信号とは、ジョセフソン素子10
4がスイッチオンしているので互いに干渉せず、入出力
信号の分離が行なわれる。この時入力信号電流は、入力
抵抗114へ流れ込む。第１図に示す抵抗結合型回路の抵
抗111,112,113の抵抗値R1，R2，R3は、第３図に示す従
来の抵抗結合型回路の抵抗402〜404の抵抗値r1〜r3に対
して次式の値に設定し、抵抗値R3の値をほぼ抵抗値R2の
値とほぼ等しくすると、本発明の回路は第３図の回路よ
り出力電流の値がおよそ５割増加したような特性を示
す。即ち本発明の回路の電気的性能は従来の回路と同様
である。
による抵抗結合型ジョセフソン論理回路は、一方の端が
接地されたスイッチング用ジョセフソン素子101,102,10
3と、抵抗111,112,113がそれぞれ直列接続された回路枝
と、ジョセフソン素子101と抵抗111との接合点に接続さ
れた入出力分離のためのジョセフソン素子104と、一方
の端が接地された入力抵抗114とから構成されている。
回路へのゲート電流は、端子121に接続された電源から
抵抗115を介して注入される。入力信号は信号入力線122
から入力され、ジョセフソン素子101,102,103,104を順
次電圧状態へスイッチオンさせる。ジョセフソン素子10
1〜104のスイッチオンにより、信号出力線123へゲート
電流が流れて出力信号が得られる。回路がスイッチオン
した時、入力信号と出力信号とは、ジョセフソン素子10
4がスイッチオンしているので互いに干渉せず、入出力
信号の分離が行なわれる。この時入力信号電流は、入力
抵抗114へ流れ込む。第１図に示す抵抗結合型回路の抵
抗111,112,113の抵抗値R1，R2，R3は、第３図に示す従
来の抵抗結合型回路の抵抗402〜404の抵抗値r1〜r3に対
して次式の値に設定し、抵抗値R3の値をほぼ抵抗値R2の
値とほぼ等しくすると、本発明の回路は第３図の回路よ
り出力電流の値がおよそ５割増加したような特性を示
す。即ち本発明の回路の電気的性能は従来の回路と同様
である。
第１の実施例では、従来の第３図の抵抗結合型論理和回
路の抵抗404に相当する部分の抵抗が除かれている。
路の抵抗404に相当する部分の抵抗が除かれている。
第１の実施例の抵抗結合型論理和回路のパターン図を第
２図に示す。従来例の回路のパターン図第４図とほぼ同
様に、第１図の実施例の回路は、抵抗パターン201,202
と、基部電極211〜217と、接合窓221〜224と、対向電極
231,232と、図には示されていないが、接地面、接地用
コンタクト、接地面に対する絶縁層などから構成されて
いる。第１の実施例の抵抗111〜114は、基部電極にはさ
まれた抵抗部241〜244で形成され、ジョセフソン素子10
1〜104は、接合窓221〜224の所に形成される。基部電極
211は信号入力線122、基部電極214は信号出力線123、基
部電極216はゲート電流入力端子121、基部電極217は接
地端子に対応する。第１の実施例においては、接合窓22
1と接合窓222の間隔251は、抵抗素子が除かれたことに
より、抵抗素子の部分だけでなく、基部電極との接触部
分も小さくなったため、第４図に示す従来例の1/3に短
縮された。しかも、抵抗R1，R2が小さくなったので、抵
抗部241,242も小さくなり、回路全体を小形化できる。
また、接合窓222と接合窓223の間隔252も間隔251と同様
に短縮され、抵抗R3も抵抗R1，R2と同様小型化が図られ
る。
２図に示す。従来例の回路のパターン図第４図とほぼ同
様に、第１図の実施例の回路は、抵抗パターン201,202
と、基部電極211〜217と、接合窓221〜224と、対向電極
231,232と、図には示されていないが、接地面、接地用
コンタクト、接地面に対する絶縁層などから構成されて
いる。第１の実施例の抵抗111〜114は、基部電極にはさ
まれた抵抗部241〜244で形成され、ジョセフソン素子10
1〜104は、接合窓221〜224の所に形成される。基部電極
211は信号入力線122、基部電極214は信号出力線123、基
部電極216はゲート電流入力端子121、基部電極217は接
地端子に対応する。第１の実施例においては、接合窓22
1と接合窓222の間隔251は、抵抗素子が除かれたことに
より、抵抗素子の部分だけでなく、基部電極との接触部
分も小さくなったため、第４図に示す従来例の1/3に短
縮された。しかも、抵抗R1，R2が小さくなったので、抵
抗部241,242も小さくなり、回路全体を小形化できる。
また、接合窓222と接合窓223の間隔252も間隔251と同様
に短縮され、抵抗R3も抵抗R1，R2と同様小型化が図られ
る。
（発明の効果） 以上本発明の抵抗結合型ジョセフソン論理回路によれ
ば、従来の回路に対して、回路特性を下げることなく素
子数を減らすことができ、回路の小形化、高集積化を達
成できる効果を有するものである。
ば、従来の回路に対して、回路特性を下げることなく素
子数を減らすことができ、回路の小形化、高集積化を達
成できる効果を有するものである。
第１図は、本発明の第１の実施例を示す回路図、第２図
は、第１の実施例の抵抗結合型論理回路の回路パターン
例を示す図、第３図は従来の抵抗結合型論理和回路の回
路図、第４図は、従来の抵抗結合型論理和回路の回路パ
ターン例を示す図である。 101,102,103:スイッチング用ジョセフソン素子、104:入
出力分離用ジョセフソン素子、111〜113,115:抵抗、11
4:入力抵抗、121:ゲート電流注入端子、122:信号入力
線、123:信号出力線、201,202:抵抗パターン、211〜21
7:基部電極、221〜224:接合窓、231,232:対向電極、241
〜245:抵抗部、251,252:接合窓の間隔、401〜405:抵
抗、411:入出力分離用ジョセフソン素子、412,413:スイ
ッチング用ジョセフソン素子、421:バイアス電流注入端
子、422:信号入力線、423:信号出力線、511〜516:基部
電極、521〜523:接合窓、531,532:対向電極、541〜545:
抵抗部、551:接合窓の間隔。
は、第１の実施例の抵抗結合型論理回路の回路パターン
例を示す図、第３図は従来の抵抗結合型論理和回路の回
路図、第４図は、従来の抵抗結合型論理和回路の回路パ
ターン例を示す図である。 101,102,103:スイッチング用ジョセフソン素子、104:入
出力分離用ジョセフソン素子、111〜113,115:抵抗、11
4:入力抵抗、121:ゲート電流注入端子、122:信号入力
線、123:信号出力線、201,202:抵抗パターン、211〜21
7:基部電極、221〜224:接合窓、231,232:対向電極、241
〜245:抵抗部、251,252:接合窓の間隔、401〜405:抵
抗、411:入出力分離用ジョセフソン素子、412,413:スイ
ッチング用ジョセフソン素子、421:バイアス電流注入端
子、422:信号入力線、423:信号出力線、511〜516:基部
電極、521〜523:接合窓、531,532:対向電極、541〜545:
抵抗部、551:接合窓の間隔。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−46727（ＪＰ，Ａ) 特開 昭57−132431（ＪＰ，Ａ) Ｅ．Ａ．ギルミン著、山田直平 外５名 訳「回路網基礎学」（昭和34年３月10日) 無線従事者教育協会発行 Ｐ．134−Ｐ. 145
Claims (1)
- 【請求項１】抵抗と一方の端が接地されたジョセフソン
素子とを直列接続した３個以上の回路枝と、前記回路枝
の抵抗の他端を互いに接続した接続点にゲート電流を注
入する手段と、前記回路枝のいずれか１個の回路枝の抵
抗とジョセフソン素子との接合点に接続された入出力分
離ジョセフソン素子と、前記入出力分離ジョセフソン素
子の他端に接続された信号入力線と、前記信号入力線と
前記入出力分離ジョセフソン素子との結合点に接続され
他端が接地された入力抵抗と、前記回路枝のいずれか１
個の回路枝から出力信号を取り出す手段とから構成さ
れ、前記信号入力線に電流を注入して前記出力手段に出
力信号を発生させるように構成したことを特徴とする抵
抗結合型ジョセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200215A JPH071866B2 (ja) | 1984-09-25 | 1984-09-25 | 抵抗結合型ジョセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200215A JPH071866B2 (ja) | 1984-09-25 | 1984-09-25 | 抵抗結合型ジョセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6178224A JPS6178224A (ja) | 1986-04-21 |
| JPH071866B2 true JPH071866B2 (ja) | 1995-01-11 |
Family
ID=16420722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59200215A Expired - Lifetime JPH071866B2 (ja) | 1984-09-25 | 1984-09-25 | 抵抗結合型ジョセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071866B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2579058A (en) * | 2018-11-16 | 2020-06-10 | Inst Jozef Stefan | Memory device and method for its operation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132431A (en) * | 1981-02-09 | 1982-08-16 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive logical gate |
| JPS5846727A (ja) * | 1981-09-14 | 1983-03-18 | Nec Corp | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
-
1984
- 1984-09-25 JP JP59200215A patent/JPH071866B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｅ．Ａ．ギルミン著、山田直平外５名訳「回路網基礎学」（昭和３４年３月１０日）無線従事者教育協会発行Ｐ．１３４−Ｐ．１４５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6178224A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186501A (ja) | 半導体装置 | |
| EP0137257B1 (en) | Resistive gate field effect transistor logic family | |
| JPS6155260B2 (ja) | ||
| JPS6178224A (ja) | 抵抗結合型ジヨセフソン論理回路 | |
| JP2532122B2 (ja) | マイクロ波スイッチ | |
| JP2723941B2 (ja) | 多極の双方向半導体制御素子 | |
| JPH06216736A (ja) | バリスタを備える固体リレー | |
| JPS6011602Y2 (ja) | 可変減衰器 | |
| JPS5817667A (ja) | 半導体装置 | |
| JPH0121528Y2 (ja) | ||
| JP2559468Y2 (ja) | 可変抵抗器 | |
| JPH0323692Y2 (ja) | ||
| JPS6157117A (ja) | ２極固態スイツチ装置 | |
| JPS584463B2 (ja) | シユウセキカハンドウタイロンリカイロ | |
| JPH07120677B2 (ja) | マイクロ波スイツチ | |
| JPS6230701B2 (ja) | ||
| JPH0628833Y2 (ja) | 信号入力装置 | |
| JPH0569311B2 (ja) | ||
| JPH075602Y2 (ja) | 高電圧用可変抵抗器 | |
| JPS59107541U (ja) | 過電圧保護回路 | |
| JPH036053A (ja) | トリミング抵抗およびその抵抗値の調整方法 | |
| JPS59175704A (ja) | 電圧非直線抵抗磁器 | |
| JPS5912018B2 (ja) | 半導体回路 | |
| JPS621404U (ja) | ||
| JPS59112908U (ja) | 高圧可変抵抗器 |