JPH0548103A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0548103A JPH0548103A JP23384391A JP23384391A JPH0548103A JP H0548103 A JPH0548103 A JP H0548103A JP 23384391 A JP23384391 A JP 23384391A JP 23384391 A JP23384391 A JP 23384391A JP H0548103 A JPH0548103 A JP H0548103A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- gate insulating
- gate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ゲート電極のドレイン領域形成側
に不純物を導入して、その部分の酸化性を高めて他の部
分よりも厚いゲート絶縁膜を形成することで、従来と同
様の耐圧を有するゲート絶縁膜を形成するとともに、工
程数を削減して、製造コストの低減を図る。 【構成】 第１の工程で基板１１上にゲート電極１２を
形成し、第２の工程でゲート電極１２の一方端側に不純
物を導入する。次いで第３の工程で、熱酸化法によっ
て、ゲート電極１２を覆う状態にゲート絶縁膜１５を形
成することで、不純物を導入した部分のゲート電極１２
を覆うゲート絶縁膜１５を他の部分よりも厚く形成す
る。続いて第４の工程でゲート絶縁膜１５の表面に活性
層１６を形成し、その後第５の工程で、ゲート電極１２
上の活性層１６以外の活性層１６に不純物を導入して、
ドレイン領域１８とソース領域１９を形成する。
に不純物を導入して、その部分の酸化性を高めて他の部
分よりも厚いゲート絶縁膜を形成することで、従来と同
様の耐圧を有するゲート絶縁膜を形成するとともに、工
程数を削減して、製造コストの低減を図る。 【構成】 第１の工程で基板１１上にゲート電極１２を
形成し、第２の工程でゲート電極１２の一方端側に不純
物を導入する。次いで第３の工程で、熱酸化法によっ
て、ゲート電極１２を覆う状態にゲート絶縁膜１５を形
成することで、不純物を導入した部分のゲート電極１２
を覆うゲート絶縁膜１５を他の部分よりも厚く形成す
る。続いて第４の工程でゲート絶縁膜１５の表面に活性
層１６を形成し、その後第５の工程で、ゲート電極１２
上の活性層１６以外の活性層１６に不純物を導入して、
ドレイン領域１８とソース領域１９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、下部ゲート型のＭＯＳ
ＦＥＴに代表される半導体装置の製造方法に関する。
ＦＥＴに代表される半導体装置の製造方法に関する。
【０００２】
【従来の技術】下部ゲート型のＭＯＳＦＥＴのゲート絶
縁膜は、トランジスタの駆動能力を高めるために、絶縁
体の薄膜で形成される。このため、ゲート電極の端部に
電界が集中した場合には、その部分のゲート絶縁膜の耐
圧の低下とドレイン−ソース間のリーク電流とが生じ
る。特にゲート電極を形成する下地に大きな段差が生じ
ているような場合には、ゲート電極の角部が鋭角状に形
成されるために、電界がさらに集中し易くなって、ゲー
ト絶縁膜の耐圧が低下するとともに、ドレイン−ソース
間のリーク電流もさらに発生し易くなる。そこで、ゲー
ト絶縁膜の耐圧を向上させる方法として、ゲート電極の
両側に電界緩和用絶縁膜を形成する方法が行われてい
る。
縁膜は、トランジスタの駆動能力を高めるために、絶縁
体の薄膜で形成される。このため、ゲート電極の端部に
電界が集中した場合には、その部分のゲート絶縁膜の耐
圧の低下とドレイン−ソース間のリーク電流とが生じ
る。特にゲート電極を形成する下地に大きな段差が生じ
ているような場合には、ゲート電極の角部が鋭角状に形
成されるために、電界がさらに集中し易くなって、ゲー
ト絶縁膜の耐圧が低下するとともに、ドレイン−ソース
間のリーク電流もさらに発生し易くなる。そこで、ゲー
ト絶縁膜の耐圧を向上させる方法として、ゲート電極の
両側に電界緩和用絶縁膜を形成する方法が行われてい
る。
【０００３】次に上記方法を図４により説明する。図の
（１）に示す如く、基板４１上にポリシリコン（以下ｐ
ｏｌｙ−Ｓｉと記す）膜を形成した後、通常のホトリソ
グラフィーとエッチングとにより、ｐｏｌｙ−Ｓｉ膜で
ゲート電極４２を形成する。
（１）に示す如く、基板４１上にポリシリコン（以下ｐ
ｏｌｙ−Ｓｉと記す）膜を形成した後、通常のホトリソ
グラフィーとエッチングとにより、ｐｏｌｙ−Ｓｉ膜で
ゲート電極４２を形成する。
【０００４】続いて図の（２）に示すように、例えば化
学的気相成長法によって、ゲート電極４２を覆う状態に
酸化シリコン（ＳｉＯ2 ）膜４３を成膜する。その後図
の（３）に示す如く、通常のホトリソグラフィーとエッ
チングとにより、ゲート電極４２の上面の縁部側を除く
当該ゲート電極４２上のＳｉＯ2 膜４３（２点鎖線で示
す部分）を選択的にエッチングして、残ったＳｉＯ2 膜
４３で電界緩和用絶縁膜４４を形成する。次いで図の
（４）に示すように、例えば化学的気相成長法によっ
て、ゲート電極４２の上面と電界緩和用絶縁膜４４とを
覆う状態に、別のＳｉＯ2 膜でゲート絶縁膜４５を形成
する。
学的気相成長法によって、ゲート電極４２を覆う状態に
酸化シリコン（ＳｉＯ2 ）膜４３を成膜する。その後図
の（３）に示す如く、通常のホトリソグラフィーとエッ
チングとにより、ゲート電極４２の上面の縁部側を除く
当該ゲート電極４２上のＳｉＯ2 膜４３（２点鎖線で示
す部分）を選択的にエッチングして、残ったＳｉＯ2 膜
４３で電界緩和用絶縁膜４４を形成する。次いで図の
（４）に示すように、例えば化学的気相成長法によっ
て、ゲート電極４２の上面と電界緩和用絶縁膜４４とを
覆う状態に、別のＳｉＯ2 膜でゲート絶縁膜４５を形成
する。
【０００５】その後図の（５）に示す如く、例えば化学
的気相成長法によって、ゲート絶縁膜４５の表面にｐｏ
ｌｙ−Ｓｉ膜の活性層４６を成膜する。続いて図の
（６）に示すように、ゲート電極４２上の活性層４６の
上面に、例えばレジストでイオン注入マスク４７を形成
する。そしてイオン注入法によって、露出している活性
層４６に、例えばヒ素をイオン注入し、ドレイン領域４
８とソース領域４９とを形成する。また上記ドレイン，
ソース領域４８，４９間の上記活性層４６はチャネル形
成領域５０になる。
的気相成長法によって、ゲート絶縁膜４５の表面にｐｏ
ｌｙ−Ｓｉ膜の活性層４６を成膜する。続いて図の
（６）に示すように、ゲート電極４２上の活性層４６の
上面に、例えばレジストでイオン注入マスク４７を形成
する。そしてイオン注入法によって、露出している活性
層４６に、例えばヒ素をイオン注入し、ドレイン領域４
８とソース領域４９とを形成する。また上記ドレイン，
ソース領域４８，４９間の上記活性層４６はチャネル形
成領域５０になる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記方
法では、ゲート電極の上端部側におけるゲート絶縁膜の
膜厚を厚くするために、ゲート絶縁膜の他に電界緩和用
絶縁膜を形成しなければならない。このため、電界緩和
用絶縁膜の形成工程とゲート絶縁膜の形成工程の２度の
絶縁膜形成工程を行う必要があるので、工程数が多くな
り、製造コストが高くなる。
法では、ゲート電極の上端部側におけるゲート絶縁膜の
膜厚を厚くするために、ゲート絶縁膜の他に電界緩和用
絶縁膜を形成しなければならない。このため、電界緩和
用絶縁膜の形成工程とゲート絶縁膜の形成工程の２度の
絶縁膜形成工程を行う必要があるので、工程数が多くな
り、製造コストが高くなる。
【０００７】本発明は、工程数が少なく低コストな半導
体装置の製造方法を提供することを目的とする。
体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置の製造方法である。す
なわち、第１の工程で基板上に表面を露出する状態でゲ
ート電極を形成し、第２の工程でゲート電極の一方端側
に不純物を導入する。次いで第３の工程で、熱酸化によ
って、ゲート電極の露出している表面にゲート絶縁膜を
形成することで、不純物を導入しないゲート電極部分に
形成されるゲート絶縁膜の膜厚よりも不純物を導入した
ゲート電極部分に形成されるゲート絶縁膜の膜厚を厚く
形成する。続いて第４の工程でゲート絶縁膜の表面を覆
う状態に活性層を形成する。その後第５の工程で、ゲー
ト電極上の活性層を除いた残りの活性層に不純物を導入
して、ゲート絶縁膜を厚く形成した側の活性層にドレイ
ン領域を形成するとともに、ゲート電極に対してドレイ
ン領域とは反対側の活性層にソース領域を形成する。
成するためになされた半導体装置の製造方法である。す
なわち、第１の工程で基板上に表面を露出する状態でゲ
ート電極を形成し、第２の工程でゲート電極の一方端側
に不純物を導入する。次いで第３の工程で、熱酸化によ
って、ゲート電極の露出している表面にゲート絶縁膜を
形成することで、不純物を導入しないゲート電極部分に
形成されるゲート絶縁膜の膜厚よりも不純物を導入した
ゲート電極部分に形成されるゲート絶縁膜の膜厚を厚く
形成する。続いて第４の工程でゲート絶縁膜の表面を覆
う状態に活性層を形成する。その後第５の工程で、ゲー
ト電極上の活性層を除いた残りの活性層に不純物を導入
して、ゲート絶縁膜を厚く形成した側の活性層にドレイ
ン領域を形成するとともに、ゲート電極に対してドレイ
ン領域とは反対側の活性層にソース領域を形成する。
【０００９】
【作用】上記製造方法によれば、ゲート電極のドレイン
領域形成側に不純物を導入したことにより、熱酸化で
は、不純物を導入したゲート電極部分の酸化が促進され
る。この結果、不純物を導入したゲート電極部分に形成
されるゲート絶縁膜は、不純物を導入しないゲート電極
部分に形成されるゲート絶縁膜よりも厚くなる。このた
め、絶縁膜形成工程を一度行うだけで、ゲート電極上に
膜厚の異なるゲート絶縁膜が形成される。
領域形成側に不純物を導入したことにより、熱酸化で
は、不純物を導入したゲート電極部分の酸化が促進され
る。この結果、不純物を導入したゲート電極部分に形成
されるゲート絶縁膜は、不純物を導入しないゲート電極
部分に形成されるゲート絶縁膜よりも厚くなる。このた
め、絶縁膜形成工程を一度行うだけで、ゲート電極上に
膜厚の異なるゲート絶縁膜が形成される。
【００１０】
【実施例】本発明の実施例を図１に示す製造工程図によ
り説明する。図では、一例として下部ゲート構造のＭＯ
ＳＦＥＴの製造工程を示す。図に示すように、まず第１
の工程で、基板１１の上面にポリシリコン（以下ｐｏｌ
ｙ−Ｓｉと記す）膜を形成する。その後、通常のホトリ
ソグラフィーとエッチングとにより、上記ｐｏｌｙ−Ｓ
ｉ膜でゲート電極１２を形成する。次いで第２の工程
で、ゲート電極１２の一方端側１２ａを露出する状態
に、ゲート電極１２にイオン注入マスク１３を形成す
る。このイオン注入マスク１３は、例えばゲート電極１
２を覆う状態にレジストを塗布してレジスト膜を形成し
た後、レジスト膜に感光，現像処理を行って形成され
る。続いて上記イオン注入マスク１３を用いて、ゲート
電極１２中に不純物１４をイオン注入する。不純物１４
には、ｐｏｌｙ−Ｓｉ膜製のゲート電極１２の熱酸化を
促進させる作用を有するものとして、例えばホウ素（Ｂ
+ ）を用いる。そしてホウ素を、例えば２×１０15／ｃ
ｍ2 のドーズ量でイオン注入する。その後イオン注入マ
スク１３を、例えばアッシャー処理により除去する。
り説明する。図では、一例として下部ゲート構造のＭＯ
ＳＦＥＴの製造工程を示す。図に示すように、まず第１
の工程で、基板１１の上面にポリシリコン（以下ｐｏｌ
ｙ−Ｓｉと記す）膜を形成する。その後、通常のホトリ
ソグラフィーとエッチングとにより、上記ｐｏｌｙ−Ｓ
ｉ膜でゲート電極１２を形成する。次いで第２の工程
で、ゲート電極１２の一方端側１２ａを露出する状態
に、ゲート電極１２にイオン注入マスク１３を形成す
る。このイオン注入マスク１３は、例えばゲート電極１
２を覆う状態にレジストを塗布してレジスト膜を形成し
た後、レジスト膜に感光，現像処理を行って形成され
る。続いて上記イオン注入マスク１３を用いて、ゲート
電極１２中に不純物１４をイオン注入する。不純物１４
には、ｐｏｌｙ−Ｓｉ膜製のゲート電極１２の熱酸化を
促進させる作用を有するものとして、例えばホウ素（Ｂ
+ ）を用いる。そしてホウ素を、例えば２×１０15／ｃ
ｍ2 のドーズ量でイオン注入する。その後イオン注入マ
スク１３を、例えばアッシャー処理により除去する。
【００１１】次に第３の工程で、ゲート電極１２に対し
て熱酸化を行う。この工程では、ゲート電極１２の露出
している表面を酸化して、当該ゲート電極１２を覆う状
態にゲート絶縁膜１５を形成する。このとき、ホウ素を
導入したゲート電極１２の部分に形成されるゲート絶縁
膜１５は、導入したホウ素がｐｏｌｙ−Ｓｉ膜の酸化を
促進するために、他の部分に形成したゲート絶縁膜１５
よりも厚くなる。例えば、イオン注入しないゲート電極
１２の部分に形成されるゲート絶縁膜１５の厚さが３０
ｎｍのときに、上記ドーズ量でホウ素をイオン注入した
ゲート電極１２の部分に形成されるゲート絶縁膜１５の
厚さはおよそ４０ｎｍになる。このように、イオン注入
した部分に形成されるゲート絶縁膜１５は、他の部分に
形成されるゲート絶縁膜１５に比較して、厚く形成され
る。そして上記ゲート絶縁膜１５の厚さは、不純物のド
ーズ量を調節することで、制御される。
て熱酸化を行う。この工程では、ゲート電極１２の露出
している表面を酸化して、当該ゲート電極１２を覆う状
態にゲート絶縁膜１５を形成する。このとき、ホウ素を
導入したゲート電極１２の部分に形成されるゲート絶縁
膜１５は、導入したホウ素がｐｏｌｙ−Ｓｉ膜の酸化を
促進するために、他の部分に形成したゲート絶縁膜１５
よりも厚くなる。例えば、イオン注入しないゲート電極
１２の部分に形成されるゲート絶縁膜１５の厚さが３０
ｎｍのときに、上記ドーズ量でホウ素をイオン注入した
ゲート電極１２の部分に形成されるゲート絶縁膜１５の
厚さはおよそ４０ｎｍになる。このように、イオン注入
した部分に形成されるゲート絶縁膜１５は、他の部分に
形成されるゲート絶縁膜１５に比較して、厚く形成され
る。そして上記ゲート絶縁膜１５の厚さは、不純物のド
ーズ量を調節することで、制御される。
【００１２】次いで第４の工程で、例えば化学的気相成
長法によって、ゲート絶縁膜１５の上面にｐｏｌｙ−Ｓ
ｉ膜で活性層１６を成膜する。続いて第５の工程で、通
常のホトリソグラフィーにより、ゲート電極１２上の活
性層１６の上面に、レジストでイオン注入マスク１７を
形成する。その後露出している活性層１６に、例えばヒ
素（Ａｓ）等の不純物をイオン注入する。そしてゲート
絶縁膜１５を厚く形成した側にドレイン領域１８を形成
するとともに、ゲート電極１２に対してドレイン領域１
８とは反対側の活性層１６にソース領域１９を形成す
る。またドレイン領域１８とソース領域１９間の活性層
１６がチャネル形成領域２０になる。その後、例えばア
ッシャー処理等によりイオン注入マスク１７を除去す
る。
長法によって、ゲート絶縁膜１５の上面にｐｏｌｙ−Ｓ
ｉ膜で活性層１６を成膜する。続いて第５の工程で、通
常のホトリソグラフィーにより、ゲート電極１２上の活
性層１６の上面に、レジストでイオン注入マスク１７を
形成する。その後露出している活性層１６に、例えばヒ
素（Ａｓ）等の不純物をイオン注入する。そしてゲート
絶縁膜１５を厚く形成した側にドレイン領域１８を形成
するとともに、ゲート電極１２に対してドレイン領域１
８とは反対側の活性層１６にソース領域１９を形成す
る。またドレイン領域１８とソース領域１９間の活性層
１６がチャネル形成領域２０になる。その後、例えばア
ッシャー処理等によりイオン注入マスク１７を除去す
る。
【００１３】上記の如くに、ゲート絶縁膜１５を形成す
ることにより、ゲート電極１２の上端部に電界が集中し
ても緩和されるので、ゲート絶縁膜１５の耐圧は高ま
る。
ることにより、ゲート電極１２の上端部に電界が集中し
ても緩和されるので、ゲート絶縁膜１５の耐圧は高ま
る。
【００１４】また基板１１に段差部が形成されていて、
その段差部に掛かる状態にゲート電極１２が形成されて
いる場合を図２により説明する。図の（１）に示すよう
に、基板１１には段差部１１ａが形成されている。基板
１１上には、段差部１１ａに一端側が掛かる状態で、ゲ
ート電極１２が形成されている。このため、ゲート電極
１２の上端部１２ｃは鋭角的になる。このようなゲート
電極１２に対して、図の（２）に示す如く、上記実施例
で説明した製造方法によって、ゲート絶縁膜１５を形成
する。この結果、ゲート電極１２の上端部１２ｃは丸く
なる。このためゲート電極１２の上端部１２ｃへの電界
の集中が緩和され、ゲート絶縁膜１５の耐圧は高まる。
またゲート絶縁膜１５の上端部１５ａも丸く形成される
ので、ゲート絶縁膜１５の上面に活性層（図示せず）を
形成した場合には、活性層のカバレジ性が向上する。
その段差部に掛かる状態にゲート電極１２が形成されて
いる場合を図２により説明する。図の（１）に示すよう
に、基板１１には段差部１１ａが形成されている。基板
１１上には、段差部１１ａに一端側が掛かる状態で、ゲ
ート電極１２が形成されている。このため、ゲート電極
１２の上端部１２ｃは鋭角的になる。このようなゲート
電極１２に対して、図の（２）に示す如く、上記実施例
で説明した製造方法によって、ゲート絶縁膜１５を形成
する。この結果、ゲート電極１２の上端部１２ｃは丸く
なる。このためゲート電極１２の上端部１２ｃへの電界
の集中が緩和され、ゲート絶縁膜１５の耐圧は高まる。
またゲート絶縁膜１５の上端部１５ａも丸く形成される
ので、ゲート絶縁膜１５の上面に活性層（図示せず）を
形成した場合には、活性層のカバレジ性が向上する。
【００１５】また図３の（１），（２）に示すように、
ゲート電極１２の一方端側１２ａとともに他方端側１２
ｂのゲート絶縁膜１５も厚く形成することも可能であ
る。この場合には、図３の（１）に示す如く、前述の図
１で説明した第２の工程で、イオン注入マスク１３をゲ
ート電極１２の一方端側１２ａと他方端側１２ｂとを除
く当該ゲート電極１２上に形成する。続いてイオン注入
法によって、イオン注入マスク１３より露出しているゲ
ート電極１２に不純物１４をイオン注入する。その後イ
オン注入マスク１３を除去してから、ゲート電極１２を
熱酸化する。そして図３の（２）に示すように、ゲート
電極１２の表面にゲート絶縁膜１５を形成する。このと
き、不純物が導入された部分のゲート電極１２は不純物
が導入されていない部分のゲート電極１２よりも酸化が
促進される。この結果、不純物が導入された部分のゲー
ト電極１２に形成されるゲート絶縁膜１５は他の部分の
ものよりも厚く形成される。
ゲート電極１２の一方端側１２ａとともに他方端側１２
ｂのゲート絶縁膜１５も厚く形成することも可能であ
る。この場合には、図３の（１）に示す如く、前述の図
１で説明した第２の工程で、イオン注入マスク１３をゲ
ート電極１２の一方端側１２ａと他方端側１２ｂとを除
く当該ゲート電極１２上に形成する。続いてイオン注入
法によって、イオン注入マスク１３より露出しているゲ
ート電極１２に不純物１４をイオン注入する。その後イ
オン注入マスク１３を除去してから、ゲート電極１２を
熱酸化する。そして図３の（２）に示すように、ゲート
電極１２の表面にゲート絶縁膜１５を形成する。このと
き、不純物が導入された部分のゲート電極１２は不純物
が導入されていない部分のゲート電極１２よりも酸化が
促進される。この結果、不純物が導入された部分のゲー
ト電極１２に形成されるゲート絶縁膜１５は他の部分の
ものよりも厚く形成される。
【００１６】またゲート電極１２の上端部が鋭角的に形
成されている場合には、上記の如くに、ゲート電極１２
の上端部のゲート絶縁膜１５を厚く形成することによ
り、ゲート絶縁膜１５の上端部が丸くなる。このため、
ゲート絶縁膜１５の上面に形成される活性層（図示せ
ず）のカバレジ性が向上する。
成されている場合には、上記の如くに、ゲート電極１２
の上端部のゲート絶縁膜１５を厚く形成することによ
り、ゲート絶縁膜１５の上端部が丸くなる。このため、
ゲート絶縁膜１５の上面に形成される活性層（図示せ
ず）のカバレジ性が向上する。
【００１７】
【発明の効果】以上、説明したように本発明によれば、
ゲート電極の一方端側に不純物をイオン注入して、この
部分の熱酸化性を高めることにより、ゲート電極の一方
端側に形成されるゲート絶縁膜の膜厚を厚く形成するこ
とができる。このため、従来形成していた電界緩和用絶
縁膜を形成する必要がなくなるので、工程数の削減が可
能になり製造コストが低減できる。
ゲート電極の一方端側に不純物をイオン注入して、この
部分の熱酸化性を高めることにより、ゲート電極の一方
端側に形成されるゲート絶縁膜の膜厚を厚く形成するこ
とができる。このため、従来形成していた電界緩和用絶
縁膜を形成する必要がなくなるので、工程数の削減が可
能になり製造コストが低減できる。
【図１】実施例の製造工程図である。
【図２】段差部にゲート電極を形成した場合の説明図で
ある。
ある。
【図３】別のゲート絶縁膜形成方法の説明図である。
【図４】従来例の製造工程図である。
１１ 基板 １２ ゲート電極 １４ 不純物 １５ ゲート絶縁膜 １６ 活性層 １８ ドレイン領域 １９ ソース領域
Claims (1)
- 【請求項１】 基板上に表面を露出させた状態でゲート
電極を形成する第１の工程と、 前記ゲート電極の一方端側に不純物を導入する第２の工
程と、 熱酸化によって、前記ゲート電極の露出している表面に
ゲート絶縁膜を形成することで、不純物を導入しないゲ
ート電極部分に形成されるゲート絶縁膜の膜厚よりも不
純物を導入したゲート電極部分に形成されるゲート絶縁
膜の膜厚を厚く形成する第３の工程と、 前記ゲート絶縁膜の表面を被覆する状態に活性層を形成
する第４の工程と、 前記ゲート電極上の前記活性層を除いた残りの活性層に
不純物を導入し、前記ゲート絶縁膜を厚く形成した側の
当該活性層にドレイン領域を形成するとともに、ゲート
電極に対して当該ドレイン領域とは反対側の当該活性層
にソース領域を形成する第５の工程とによりなることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23384391A JPH0548103A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23384391A JPH0548103A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548103A true JPH0548103A (ja) | 1993-02-26 |
Family
ID=16961440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23384391A Pending JPH0548103A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003956A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 박막트랜지스터 제조 방법 |
-
1991
- 1991-08-21 JP JP23384391A patent/JPH0548103A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003956A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 박막트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JPH0730113A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP3057439B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0555262A (ja) | 縦型ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JP2002299613A (ja) | 縦型電界効果トランジスタ及び半導体装置の製造方法 | |
| JPH0548103A (ja) | 半導体装置の製造方法 | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| JPH11186544A (ja) | 浅い接合のソース／ドレーンを有するｍｏｓトランジスター及びその製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0348428A (ja) | 半導体装置 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| JPH0773128B2 (ja) | 半導体装置の製造方法 | |
| JP2706441B2 (ja) | 相補型ｍｉｓ集積回路の製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH0128509B2 (ja) | ||
| JP3366709B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH06151451A (ja) | 半導体装置の製造方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JPH03148834A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS61101077A (ja) | 半導体装置の製造方法 | |
| KR0155301B1 (ko) | 중첩구조를 구비한 모스 전계효과 트랜지스터의 제조방법 |