JPH0743414B2 - 電池寿命検出回路付半導体集積回路 - Google Patents
電池寿命検出回路付半導体集積回路Info
- Publication number
- JPH0743414B2 JPH0743414B2 JP59209471A JP20947184A JPH0743414B2 JP H0743414 B2 JPH0743414 B2 JP H0743414B2 JP 59209471 A JP59209471 A JP 59209471A JP 20947184 A JP20947184 A JP 20947184A JP H0743414 B2 JPH0743414 B2 JP H0743414B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- battery life
- resistance
- diffusion
- life detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電池寿命検出回路を内蔵する半導体集積回路
の構成に関するものであり、特に電池寿命検出回路の温
度特性の改善を果たす上で有効な技術に関するものであ
る。
の構成に関するものであり、特に電池寿命検出回路の温
度特性の改善を果たす上で有効な技術に関するものであ
る。
電子時計などのような電池を電源とする電子機器におい
ては、電池の電池電圧を監視して、電池の消耗の度合を
判別するための回路、すなわち電池寿命検出回路を内蔵
するものが多い。
ては、電池の電池電圧を監視して、電池の消耗の度合を
判別するための回路、すなわち電池寿命検出回路を内蔵
するものが多い。
電池寿命検出回路の構成は、抵抗値が電圧に依存する抵
抗と依存しない抵抗との直列接続により被検出電源電圧
を分割し、これらの抵抗同士の接続点の電圧を電圧コン
パレータに入力し、この電圧コンパレータが「ハイ」ま
たは「ロー」を出力するというものが公知である。
抗と依存しない抵抗との直列接続により被検出電源電圧
を分割し、これらの抵抗同士の接続点の電圧を電圧コン
パレータに入力し、この電圧コンパレータが「ハイ」ま
たは「ロー」を出力するというものが公知である。
第２図は、従来例の電池寿命検出回路を説明する回路図
である。
である。
第２図に示す従来の電池寿命検出回路の構成は、抵抗値
が電圧に依存する抵抗としてのｎチャネルMOS抵抗12
と、抵抗値が電圧に依存しない抵抗11とで被検出電源電
圧を分割し、その分割点を、ｐチャネルMOSトランジス
タ13とｎチャネルMOSトランジスタ14とで構成するイン
バータのゲートに接続している。このｐチャネルMOSト
ランジスタ13とｎチャネルMOSトランジスタ14とで構成
するインバータが、電圧コンパレータの役目を果たして
いる。第２図に示す構成は、電圧に依存する抵抗として
ｎチャネルMOS抵抗12を用いているが、ｐチャネルMOS抵
抗を用いても何ら差し支えない。ただしその場合は、ｐ
チャネルMOS抵抗を電源のVDD側にし、電圧に依存しない
抵抗11を電源のVss側にすることはいうまでもない。
が電圧に依存する抵抗としてのｎチャネルMOS抵抗12
と、抵抗値が電圧に依存しない抵抗11とで被検出電源電
圧を分割し、その分割点を、ｐチャネルMOSトランジス
タ13とｎチャネルMOSトランジスタ14とで構成するイン
バータのゲートに接続している。このｐチャネルMOSト
ランジスタ13とｎチャネルMOSトランジスタ14とで構成
するインバータが、電圧コンパレータの役目を果たして
いる。第２図に示す構成は、電圧に依存する抵抗として
ｎチャネルMOS抵抗12を用いているが、ｐチャネルMOS抵
抗を用いても何ら差し支えない。ただしその場合は、ｐ
チャネルMOS抵抗を電源のVDD側にし、電圧に依存しない
抵抗11を電源のVss側にすることはいうまでもない。
第２図に示す電池寿命検出回路はきわめて簡素であるた
めに、半導体集積回路に搭載する回路としては非常に優
れているが、従来技術の製造方法を用いて半導体集積回
路に搭載する場合、電池寿命検出電圧に温度依存性が現
れるという致命的な欠点を有している。このような温度
依存性は、ｎチャネルMOS抵抗12と抵抗11との温度特性
が異なっていることから生じているのであり、従来の半
導体集積回路の製造方法を用いる限り避けることはでき
ない。なぜならば、従来の半導体集積回路の製造方法を
用いて形成可能な電圧依存性のない抵抗は、温度係数が
約0.7％/degのウェル拡散抵抗や、温度係数が約0.18％/
degのソース・ドレイン拡散抵抗、あるいは温度係数が
0.1％/deg以下の多結晶シリコン抵抗などに限られてお
り、MOS抵抗の温度係数0.3％/degと一致するものはない
という課題がある。
めに、半導体集積回路に搭載する回路としては非常に優
れているが、従来技術の製造方法を用いて半導体集積回
路に搭載する場合、電池寿命検出電圧に温度依存性が現
れるという致命的な欠点を有している。このような温度
依存性は、ｎチャネルMOS抵抗12と抵抗11との温度特性
が異なっていることから生じているのであり、従来の半
導体集積回路の製造方法を用いる限り避けることはでき
ない。なぜならば、従来の半導体集積回路の製造方法を
用いて形成可能な電圧依存性のない抵抗は、温度係数が
約0.7％/degのウェル拡散抵抗や、温度係数が約0.18％/
degのソース・ドレイン拡散抵抗、あるいは温度係数が
0.1％/deg以下の多結晶シリコン抵抗などに限られてお
り、MOS抵抗の温度係数0.3％/degと一致するものはない
という課題がある。
そこでこのような課題を解消するために、たとえば特開
昭51−058378号公報または特開昭57−019676号公報など
が提案されている。
昭51−058378号公報または特開昭57−019676号公報など
が提案されている。
これらの報告の中の温度補償手段の代表的な例を、以下
に説明する。第４図は、上記の特開昭57−019676号公報
に記載されている図面をそのまま引用するものである。
第４図において、ｐチャネルMOS抵抗32と抵抗33と抵抗
Ｒとを直列の接続して電源電圧を分割し、ｐチャネルMO
S抵抗32と抵抗33との接続点であるＡ点を、ｐチャネルM
OSトランジスタとｎチャネルMOSトランジスタとからな
るインバータのゲートのＢ点に接続し、このインバータ
の出力は後段のインバータのゲートに接続している。こ
の後段のインバータは、出力０点のレベルが「ハイ」で
あるか「ロー」であるかをより明確にするための、いわ
ゆる波形整形回路として設けているものであり、前段の
インバータと組となって電圧コンパレータを形成してい
る。第４図における電池寿命検出回路の温度補償手段の
特徴は、温度依存性のある抵抗33と温度依存性のない抵
抗Ｒとを直列接続にして用いることにより、全体として
ｐチャネルMOS抵抗32の温度特性と等しい温度特性の抵
抗を形成し、Ａ点における電圧の温度変化をなくすとい
うものである。すなわち、MOS抵抗と同じ温度特性の抵
抗を得るために、温度依存性のある抵抗33と温度依存性
のない抵抗Ｒという２種類の抵抗を組み合わせる点に特
徴がある。温度に依存しない抵抗Ｒと抵抗33との直列接
続によって、全体としてMOS抵抗32の温度係数に一致さ
せるためには、必然的に抵抗33の温度係数は、MOS抵抗3
2の温度係数よりも大きくなければならない。MOS抵抗32
の温度係数が約0.3％/degであり、通常の製造方法によ
って半導体集積回路に内蔵可能な抵抗のうち、0.3％/de
gよりも大きい温度係数の抵抗は、温度係数が0.7％/deg
のウェル拡散抵抗であるから、たとえば抵抗33をウェル
拡散抵抗で構成するならば、あとは抵抗33と抵抗Ｒとの
抵抗値の比の調整により、Ａ点における電圧の温度変化
をなくすことができる。従来技術においては、このよう
な電圧に依存しない２種類の抵抗を組み合わせない限
り、Ａ点における電圧の温度変化をなくすことはできな
い。このような制約は、温度依存性のない抵抗Ｒが外付
けであろうと、半導体集積回路に内蔵するものであろう
と、電圧に依存しない２種類の抵抗を組み合わせること
に変わりはない。
に説明する。第４図は、上記の特開昭57−019676号公報
に記載されている図面をそのまま引用するものである。
第４図において、ｐチャネルMOS抵抗32と抵抗33と抵抗
Ｒとを直列の接続して電源電圧を分割し、ｐチャネルMO
S抵抗32と抵抗33との接続点であるＡ点を、ｐチャネルM
OSトランジスタとｎチャネルMOSトランジスタとからな
るインバータのゲートのＢ点に接続し、このインバータ
の出力は後段のインバータのゲートに接続している。こ
の後段のインバータは、出力０点のレベルが「ハイ」で
あるか「ロー」であるかをより明確にするための、いわ
ゆる波形整形回路として設けているものであり、前段の
インバータと組となって電圧コンパレータを形成してい
る。第４図における電池寿命検出回路の温度補償手段の
特徴は、温度依存性のある抵抗33と温度依存性のない抵
抗Ｒとを直列接続にして用いることにより、全体として
ｐチャネルMOS抵抗32の温度特性と等しい温度特性の抵
抗を形成し、Ａ点における電圧の温度変化をなくすとい
うものである。すなわち、MOS抵抗と同じ温度特性の抵
抗を得るために、温度依存性のある抵抗33と温度依存性
のない抵抗Ｒという２種類の抵抗を組み合わせる点に特
徴がある。温度に依存しない抵抗Ｒと抵抗33との直列接
続によって、全体としてMOS抵抗32の温度係数に一致さ
せるためには、必然的に抵抗33の温度係数は、MOS抵抗3
2の温度係数よりも大きくなければならない。MOS抵抗32
の温度係数が約0.3％/degであり、通常の製造方法によ
って半導体集積回路に内蔵可能な抵抗のうち、0.3％/de
gよりも大きい温度係数の抵抗は、温度係数が0.7％/deg
のウェル拡散抵抗であるから、たとえば抵抗33をウェル
拡散抵抗で構成するならば、あとは抵抗33と抵抗Ｒとの
抵抗値の比の調整により、Ａ点における電圧の温度変化
をなくすことができる。従来技術においては、このよう
な電圧に依存しない２種類の抵抗を組み合わせない限
り、Ａ点における電圧の温度変化をなくすことはできな
い。このような制約は、温度依存性のない抵抗Ｒが外付
けであろうと、半導体集積回路に内蔵するものであろう
と、電圧に依存しない２種類の抵抗を組み合わせること
に変わりはない。
第４図に示す電池寿命検出回路においては、温度補償を
行うために抵抗の構成が複雑になっており、温度依存性
のある抵抗と温度依存性のない抵抗とを形成するために
製造工程の追加が必要になり、第２図に示す電池寿命検
出回路が持っている簡素性が失われてしまっている。そ
のため、電池寿命検出回路を半導体集積回路に搭載する
に際して設計を困難にし、歩留りの低下やコストの上昇
を招くなどの問題点がある。
行うために抵抗の構成が複雑になっており、温度依存性
のある抵抗と温度依存性のない抵抗とを形成するために
製造工程の追加が必要になり、第２図に示す電池寿命検
出回路が持っている簡素性が失われてしまっている。そ
のため、電池寿命検出回路を半導体集積回路に搭載する
に際して設計を困難にし、歩留りの低下やコストの上昇
を招くなどの問題点がある。
本発明の目的は、回路の簡素性を完全に保持したままで
温度補償が可能な電池寿命検出回路を搭載する半導体集
積回路を提供することである。
温度補償が可能な電池寿命検出回路を搭載する半導体集
積回路を提供することである。
上記の目的を達成するため、本発明による電池寿命検出
回路付半導体集積回路は、下記記載の構成とする。
回路付半導体集積回路は、下記記載の構成とする。
すなわち、電池寿命検出回路を構成する回路部品のすべ
てを半導体集積回路に内蔵し、 電池寿命検出回路は被検出電源電圧間にMOS抵抗と拡散
抵抗とを直列に接続し、 このMOS抵抗と拡散抵抗との接続点の電圧を、 ｐチャネルトランジスタとｎチャネルトランジスタとで
構成する電圧コンパレータに入力する構成とし、 この拡散抵抗は表面不純物濃度を１×1018cm-3以上とす
ることによって、直列に接続するMOS抵抗と温度係数が
ほぼ一致することで、 温度依存性のない電池寿命検出を行うことを特徴とす
る。
てを半導体集積回路に内蔵し、 電池寿命検出回路は被検出電源電圧間にMOS抵抗と拡散
抵抗とを直列に接続し、 このMOS抵抗と拡散抵抗との接続点の電圧を、 ｐチャネルトランジスタとｎチャネルトランジスタとで
構成する電圧コンパレータに入力する構成とし、 この拡散抵抗は表面不純物濃度を１×1018cm-3以上とす
ることによって、直列に接続するMOS抵抗と温度係数が
ほぼ一致することで、 温度依存性のない電池寿命検出を行うことを特徴とす
る。
さらに、電池寿命検出回路の半導体集積回路内の占有面
積の増大を防止するために、本発明による電池寿命検出
回路付半導体回路は、下記記載の構成とする。
積の増大を防止するために、本発明による電池寿命検出
回路付半導体回路は、下記記載の構成とする。
すなわち、MOS抵抗と直列に接続する拡散抵抗は、拡散
深さを１μｍ以下とすることを特徴とする。
深さを１μｍ以下とすることを特徴とする。
室温付近のいわゆる常用温度範囲において、拡散抵抗の
温度係数は不純物濃度で決まり、拡散抵抗の単位幅、単
位長さ当たりの抵抗、すなわちシート抵抗は、不純物濃
度と拡散深さで決まる。MOS抵抗の温度係数が約0.3％/d
egであり、拡散抵抗の温度係数を、これと等しいか近い
値にするためには、拡散抵抗の表面不純物濃度は、１×
1018cm-3以上でなければならない。
温度係数は不純物濃度で決まり、拡散抵抗の単位幅、単
位長さ当たりの抵抗、すなわちシート抵抗は、不純物濃
度と拡散深さで決まる。MOS抵抗の温度係数が約0.3％/d
egであり、拡散抵抗の温度係数を、これと等しいか近い
値にするためには、拡散抵抗の表面不純物濃度は、１×
1018cm-3以上でなければならない。
また電池寿命検出回路が動作中は、MOS抵抗と拡散抵抗
とを電流が流れるから、電池寿命検出回路が電池に過大
な負荷をかけないようにするために、通常これらの抵抗
値は数100kΩ程度かそれ以上に設定する。このような値
の拡散抵抗を、シート抵抗が１〜2kΩ／□以下のもので
形成しようとするならば、半導体集積回路内における占
有面積が増大してしまい、非実用的である。そのため、
MOS抵抗と直列に接続する拡散抵抗は、そのシート抵抗
を１〜2kΩ／□以上に設定している。表面不純物濃度が
１×1018cm-3以上である拡散抵抗において、１〜2kΩ／
□以上のシート抵抗を実現するためには、その拡散深さ
は１μｍ以下でなければならない。
とを電流が流れるから、電池寿命検出回路が電池に過大
な負荷をかけないようにするために、通常これらの抵抗
値は数100kΩ程度かそれ以上に設定する。このような値
の拡散抵抗を、シート抵抗が１〜2kΩ／□以下のもので
形成しようとするならば、半導体集積回路内における占
有面積が増大してしまい、非実用的である。そのため、
MOS抵抗と直列に接続する拡散抵抗は、そのシート抵抗
を１〜2kΩ／□以上に設定している。表面不純物濃度が
１×1018cm-3以上である拡散抵抗において、１〜2kΩ／
□以上のシート抵抗を実現するためには、その拡散深さ
は１μｍ以下でなければならない。
したがって、拡散抵抗の表面不純物濃度を１×1018cm-3
以上とすることにより、拡散抵抗の温度係数をMOS抵抗
の温度係数とほぼ等しくすることができ、１つのMOS抵
抗と１つの拡散抵抗という簡素な回路構成のままで、電
池寿命検出回路の温度補償が達成できる。さらに、同時
に拡散深さを１μｍ以下に制御することで、MOS抵抗の
温度係数とほぼ等しい温度係数の拡散抵抗を、実用的な
大きさで半導体集積回路に搭載することができる。
以上とすることにより、拡散抵抗の温度係数をMOS抵抗
の温度係数とほぼ等しくすることができ、１つのMOS抵
抗と１つの拡散抵抗という簡素な回路構成のままで、電
池寿命検出回路の温度補償が達成できる。さらに、同時
に拡散深さを１μｍ以下に制御することで、MOS抵抗の
温度係数とほぼ等しい温度係数の拡散抵抗を、実用的な
大きさで半導体集積回路に搭載することができる。
ところで前述のように、従来の半導体集積回路の製造方
法においては、本発明のような0.3％/degの温度係数の
拡散抵抗は形成できない。このため、本発明では、半導
体集積回路の製造工程の中の最後の高温工程の少し前
に、MOS抵抗と等しい温度係数の拡散抵抗を形成するた
めの不純物をイオン注入する工程を付加し、１×1018cm
-3以上の表面不純物濃度と１μｍ以下の拡散深さを同時
に達成している。
法においては、本発明のような0.3％/degの温度係数の
拡散抵抗は形成できない。このため、本発明では、半導
体集積回路の製造工程の中の最後の高温工程の少し前
に、MOS抵抗と等しい温度係数の拡散抵抗を形成するた
めの不純物をイオン注入する工程を付加し、１×1018cm
-3以上の表面不純物濃度と１μｍ以下の拡散深さを同時
に達成している。
以下図面により本発明の一実施例を詳述する。第２図
は、本発明の一実施例を説明する電池寿命検出回路の回
路図である。
は、本発明の一実施例を説明する電池寿命検出回路の回
路図である。
第２図に示す本発明の電池寿命検出回路の構成は、抵抗
値が電圧に依存する抵抗としてのｎチャネルMOS抵抗12
と、抵抗値が電圧に依存しない抵抗11とを直列に接続
し、被検出電源電圧間に配置する。ｎチャネルMOS抵抗1
2と抵抗値が電圧に依存しない抵抗11とで被検出電源電
圧を分割し、その分割点を、ｐチャネルMOSトランジス
タ13とｎチャネルMOSトランジスタ14とで構成するイン
バータのゲートに接続している。このｐチャネルMOSト
ランジスタ13とｎチャネルMOSトランジスタ14とで構成
するインバータが、電圧コンパレータの役目を果たして
いる。抵抗値が電圧に依存しない抵抗11は、本発明によ
る拡散抵抗であり、その表面不純物濃度を約３×1018cm
-3として、その温度係数をｎチャネルMOS抵抗12の温度
係数とほぼ等しくしている。また、その拡散深さを約0.
25μｍに制御して、シート抵抗を約5kΩ／□としてい
る。
値が電圧に依存する抵抗としてのｎチャネルMOS抵抗12
と、抵抗値が電圧に依存しない抵抗11とを直列に接続
し、被検出電源電圧間に配置する。ｎチャネルMOS抵抗1
2と抵抗値が電圧に依存しない抵抗11とで被検出電源電
圧を分割し、その分割点を、ｐチャネルMOSトランジス
タ13とｎチャネルMOSトランジスタ14とで構成するイン
バータのゲートに接続している。このｐチャネルMOSト
ランジスタ13とｎチャネルMOSトランジスタ14とで構成
するインバータが、電圧コンパレータの役目を果たして
いる。抵抗値が電圧に依存しない抵抗11は、本発明によ
る拡散抵抗であり、その表面不純物濃度を約３×1018cm
-3として、その温度係数をｎチャネルMOS抵抗12の温度
係数とほぼ等しくしている。また、その拡散深さを約0.
25μｍに制御して、シート抵抗を約5kΩ／□としてい
る。
次に本発明による電池寿命検出回路付半導体集積回路の
構成を実現するための製造方法について、参考例として
説明する。第５図から第14図は、本発明による電池寿命
検出回路付半導体集積回路の製造方法のうち、半導体基
板表面を第１導電型の領域と第２導電型の領域とに分離
する工程から、拡散抵抗を形成する工程までを示すもの
であり、金属配線を形成する工程など、その前後の工程
は省略する。
構成を実現するための製造方法について、参考例として
説明する。第５図から第14図は、本発明による電池寿命
検出回路付半導体集積回路の製造方法のうち、半導体基
板表面を第１導電型の領域と第２導電型の領域とに分離
する工程から、拡散抵抗を形成する工程までを示すもの
であり、金属配線を形成する工程など、その前後の工程
は省略する。
第５図に示すように、第１導電型であるｎ型半導体基板
41の表面に、第２導電型の領域であるｐウェル43を選択
的に形成する。
41の表面に、第２導電型の領域であるｐウェル43を選択
的に形成する。
次に第６図に示すように、ｎ型半導体基板41およびｐウ
ェル43のそれぞれの領域に、素子領域45と素子分離領域
47とを選択的に形成する。
ェル43のそれぞれの領域に、素子領域45と素子分離領域
47とを選択的に形成する。
次に第７図に示すように、熱酸化により素子領域45にゲ
ート酸化膜49を形成する。
ート酸化膜49を形成する。
次に第８図に示すように、表面全体にゲート電極膜51を
形成する。
形成する。
次に第９図に示すように、フォトレジスト44をマスクと
して、ゲート電極膜51を選択的に除去し、MOSトランジ
スタのゲート電極53を形成すると共に、ｎ型半導体基板
41側の１つの素子領域45のゲート酸化膜49全体を露出さ
せ、拡散抵抗領域55を形成する。
して、ゲート電極膜51を選択的に除去し、MOSトランジ
スタのゲート電極53を形成すると共に、ｎ型半導体基板
41側の１つの素子領域45のゲート酸化膜49全体を露出さ
せ、拡散抵抗領域55を形成する。
次にフォトレジスト44を除去し、第10図に示すように、
ｐウェル43内のMOSトランジスタの素子領域45を開口す
るフォトレジスト44をマスクとして、ｎ型の不純物であ
る３×1015atoms/cm2程度の高濃度のリンをイオン注入
する。
ｐウェル43内のMOSトランジスタの素子領域45を開口す
るフォトレジスト44をマスクとして、ｎ型の不純物であ
る３×1015atoms/cm2程度の高濃度のリンをイオン注入
する。
次にフォトレジスト44を除去し、第11図に示すように、
ｎ型半導体基板41側のMOSトランジスタの素子領域45
と、拡散抵抗領域55の両端である接合領域とを開口する
フォトレジスト44をマスクとして、ｐ型の不純物である
３×1015atoms/cm2程度の高濃度のボロンをイオン注入
する。
ｎ型半導体基板41側のMOSトランジスタの素子領域45
と、拡散抵抗領域55の両端である接合領域とを開口する
フォトレジスト44をマスクとして、ｐ型の不純物である
３×1015atoms/cm2程度の高濃度のボロンをイオン注入
する。
次にフォトレジスト44を除去し、第12図に示すように、
全面に１×1013atoms/cm2程度の低濃度のボロンをイオ
ン注入して、拡散抵抗領域55にｐ型の不純物を導入す
る。
全面に１×1013atoms/cm2程度の低濃度のボロンをイオ
ン注入して、拡散抵抗領域55にｐ型の不純物を導入す
る。
次に第13図に示すように、化学的気相成長法により、表
面全体にシリコン酸化膜57を堆積する。
面全体にシリコン酸化膜57を堆積する。
次に第14図に示すように、950℃でかつ30分程度の熱処
理を行って、イオン注入した不純物の拡散および活性化
を行い、MOSトランジスタのソース・ドレインと共に、
拡散抵抗領域59と拡散抵抗領域59の両端である接合領域
とを形成する。この後に続く金属配線の形成などについ
ては、本発明による拡散抵抗を搭載しない半導体集積回
路の製造方法と全く同様であり、説明は省略する。
理を行って、イオン注入した不純物の拡散および活性化
を行い、MOSトランジスタのソース・ドレインと共に、
拡散抵抗領域59と拡散抵抗領域59の両端である接合領域
とを形成する。この後に続く金属配線の形成などについ
ては、本発明による拡散抵抗を搭載しない半導体集積回
路の製造方法と全く同様であり、説明は省略する。
以上の製造方法の説明で明らかなように、本発明による
拡散抵抗59を形成するために付加する工程は、基本的に
は第12図に示す１×1013atoms/cm2程度のボロンをイオ
ン注入する工程のみであり、この拡散抵抗59を搭載しな
い半導体集積回路に比べて、製造コストの上昇はほとん
ど無視できる程度である。このように製造コストの上昇
を抑制できる理由は、以下の通りである。
拡散抵抗59を形成するために付加する工程は、基本的に
は第12図に示す１×1013atoms/cm2程度のボロンをイオ
ン注入する工程のみであり、この拡散抵抗59を搭載しな
い半導体集積回路に比べて、製造コストの上昇はほとん
ど無視できる程度である。このように製造コストの上昇
を抑制できる理由は、以下の通りである。
すなわち、MOSトランジスタのソース・ドレインの不純
物濃度と比べて、本発明による拡散抵抗59の不純物濃度
は２桁以上低いことから、拡散抵抗領域55に低濃度の不
純物を導入する際に、その低濃度の不純物がMOSトラン
ジスタのソース・ドレイン領域にイオン注入されるとし
ても、MOSトランジスタの電気特性には何ら影響しな
い。そのため、第12図に示すように、拡散抵抗領域55に
低濃度の不純物を導入する際は、半導体基板全面にイオ
ン注入して差し支えなく、フォトリソグラフィ工程のよ
うな高コストの工程を必要としないためである。また、
拡散抵抗領域55にイオン注入する不純物の拡散および活
性化をするために、特別な熱処理工程を付加する必要は
なく、MOSトランジスタのソース・ドレイン領域にイオ
ン注入する不純物の拡散および活性化のための熱処理と
同時に処理できることも、製造コストの上昇を抑制でき
る一因となっている。
物濃度と比べて、本発明による拡散抵抗59の不純物濃度
は２桁以上低いことから、拡散抵抗領域55に低濃度の不
純物を導入する際に、その低濃度の不純物がMOSトラン
ジスタのソース・ドレイン領域にイオン注入されるとし
ても、MOSトランジスタの電気特性には何ら影響しな
い。そのため、第12図に示すように、拡散抵抗領域55に
低濃度の不純物を導入する際は、半導体基板全面にイオ
ン注入して差し支えなく、フォトリソグラフィ工程のよ
うな高コストの工程を必要としないためである。また、
拡散抵抗領域55にイオン注入する不純物の拡散および活
性化をするために、特別な熱処理工程を付加する必要は
なく、MOSトランジスタのソース・ドレイン領域にイオ
ン注入する不純物の拡散および活性化のための熱処理と
同時に処理できることも、製造コストの上昇を抑制でき
る一因となっている。
以上の第５図から第14図に示す工程により、拡散抵抗59
の表面不純物濃度は約３×1018cm-3となり、拡散深さは
約0.25μｍとなる。
の表面不純物濃度は約３×1018cm-3となり、拡散深さは
約0.25μｍとなる。
以上のように実施例に基づき本発明を具体的に説明した
が、本発明は上記の実施例に限定されるものではなく、
その要旨を逸脱しない範囲で種々の変更が可能であるこ
とはいうまでもない。たとえば、第２図において、電圧
に依存する抵抗としてｎチャネルMOS抵抗12を用いてい
るが、ｐチャネルMOS抵抗を用いても何ら差し支えな
い。ただしその場合は、ｐチャネルMOS抵抗を電源のVDD
側に接続し、拡散抵抗11を電源のVss側に接続すること
はいうまでもない。
が、本発明は上記の実施例に限定されるものではなく、
その要旨を逸脱しない範囲で種々の変更が可能であるこ
とはいうまでもない。たとえば、第２図において、電圧
に依存する抵抗としてｎチャネルMOS抵抗12を用いてい
るが、ｐチャネルMOS抵抗を用いても何ら差し支えな
い。ただしその場合は、ｐチャネルMOS抵抗を電源のVDD
側に接続し、拡散抵抗11を電源のVss側に接続すること
はいうまでもない。
また、第５図から第14図までの製造方法の説明では、ｎ
型半導体基板41を第１導電型の領域とし、ｐウェル43を
第２導電型の領域としているが、ｐ型半導体基板を第１
導電型の領域とし、ｎウェルを第２導電型の領域として
もかまわない。その場合は、拡散抵抗59は、不純物とし
てリンをイオン注入するｎ型拡散抵抗とすることはいう
までもない。さらに、半導体基板側を第２導電型の領域
とし、ウェルを第１導電型の領域とする変更も、何ら差
し支えない。
型半導体基板41を第１導電型の領域とし、ｐウェル43を
第２導電型の領域としているが、ｐ型半導体基板を第１
導電型の領域とし、ｎウェルを第２導電型の領域として
もかまわない。その場合は、拡散抵抗59は、不純物とし
てリンをイオン注入するｎ型拡散抵抗とすることはいう
までもない。さらに、半導体基板側を第２導電型の領域
とし、ウェルを第１導電型の領域とする変更も、何ら差
し支えない。
また、第５図から第14図までに示す実施例においては、
拡散抵抗領域55に不純物をイオン注入する工程を、MOS
トランジスタのソース・ドレインに不純物をイオン注入
する工程の後にしているが、この順番を変更しても何ら
差し支えない。どの順番でイオン注入を行ったとして
も、その不純物の拡散および活性化のための熱処理を、
MOSトランジスタのソース・ドレインの不純物の拡散お
よび活性化のための熱処理と同時に行うことにより、ほ
とんど製造コストを上昇させることなしに、MOS抵抗の
温度係数とほぼ等しい温度係数の拡散抵抗を形成するこ
とができる。
拡散抵抗領域55に不純物をイオン注入する工程を、MOS
トランジスタのソース・ドレインに不純物をイオン注入
する工程の後にしているが、この順番を変更しても何ら
差し支えない。どの順番でイオン注入を行ったとして
も、その不純物の拡散および活性化のための熱処理を、
MOSトランジスタのソース・ドレインの不純物の拡散お
よび活性化のための熱処理と同時に行うことにより、ほ
とんど製造コストを上昇させることなしに、MOS抵抗の
温度係数とほぼ等しい温度係数の拡散抵抗を形成するこ
とができる。
拡散抵抗59は、電池寿命検出回路を構成する１つの拡散
抵抗を表しており、電池寿命検出回路以外の領域でこの
拡散抵抗59を使用することは可能である。また、拡散抵
抗59を形成するために付加するイオン注入工程は、ウェ
ル拡散抵抗など従来技術で形成可能な抵抗類の形成を妨
げないから、従来技術で使用可能な各種の抵抗は、本発
明においても使用可能である。
抵抗を表しており、電池寿命検出回路以外の領域でこの
拡散抵抗59を使用することは可能である。また、拡散抵
抗59を形成するために付加するイオン注入工程は、ウェ
ル拡散抵抗など従来技術で形成可能な抵抗類の形成を妨
げないから、従来技術で使用可能な各種の抵抗は、本発
明においても使用可能である。
次に、本発明による拡散抵抗の温度変化率について説明
する。第１図は、本発明の一実施例における拡散抵抗の
温度変化率21およびｎチャネルMOS抵抗の温度変化率22
を示すグラフであり、20℃における抵抗値に対し、各温
度で何％の抵抗値の増減があるかを示したものである。
この実施例においては、拡散抵抗の表面不純物濃度は約
３×1018cm-3であり、拡散深さは約0.25μｍであり、シ
ート抵抗は約5kΩ／□である。第２図から明らかなよう
に、拡散抵抗の温度変化率21は、ｎチャネルMOS抵抗の
温度変化率22にほぼ等しく、約0.3％/degとなってい
る。
する。第１図は、本発明の一実施例における拡散抵抗の
温度変化率21およびｎチャネルMOS抵抗の温度変化率22
を示すグラフであり、20℃における抵抗値に対し、各温
度で何％の抵抗値の増減があるかを示したものである。
この実施例においては、拡散抵抗の表面不純物濃度は約
３×1018cm-3であり、拡散深さは約0.25μｍであり、シ
ート抵抗は約5kΩ／□である。第２図から明らかなよう
に、拡散抵抗の温度変化率21は、ｎチャネルMOS抵抗の
温度変化率22にほぼ等しく、約0.3％/degとなってい
る。
次に本発明による電池寿命検出回路の温度補償特性につ
いて説明する。第３図は、本発明による電池寿命検出回
路の寿命検出電圧の温度変化を示すグラフである。電池
寿命検出回路の回路構成は、第２図に示す通りであり、
抵抗11を、表面不純物濃度が約３×1018cm-3で拡散深さ
が約0.25μｍの拡散抵抗としている。第３図から明らか
なように、マイナス20℃〜プラス80℃の温度範囲におい
て、寿命検出電圧はほぼ一定であり、プラスマイナス6m
V以内になっている。本発明によって、ほぼ完全な電池
寿命検出回路の温度補償が達成できることが明らかであ
る。
いて説明する。第３図は、本発明による電池寿命検出回
路の寿命検出電圧の温度変化を示すグラフである。電池
寿命検出回路の回路構成は、第２図に示す通りであり、
抵抗11を、表面不純物濃度が約３×1018cm-3で拡散深さ
が約0.25μｍの拡散抵抗としている。第３図から明らか
なように、マイナス20℃〜プラス80℃の温度範囲におい
て、寿命検出電圧はほぼ一定であり、プラスマイナス6m
V以内になっている。本発明によって、ほぼ完全な電池
寿命検出回路の温度補償が達成できることが明らかであ
る。
以上の説明で明らかなように、本発明によれば、MOS抵
抗と温度係数がほぼ等しい拡散抵抗を形成することがで
き、このただ１つの拡散抵抗と１つのMOS抵抗との直列
接続を用いることにより、回路の簡素性を完全に保持し
たままで、温度依存性のない電池寿命検出回路を搭載し
た半導体集積回路を提供することが可能となり、その効
果は絶大である。
抗と温度係数がほぼ等しい拡散抵抗を形成することがで
き、このただ１つの拡散抵抗と１つのMOS抵抗との直列
接続を用いることにより、回路の簡素性を完全に保持し
たままで、温度依存性のない電池寿命検出回路を搭載し
た半導体集積回路を提供することが可能となり、その効
果は絶大である。
第１図は本発明の電池寿命検出回路において使用する拡
散抵抗およびMOS抵抗の温度変化率のグラフである。第
２図は従来例および本発明の実施例を説明する電池寿命
検出回路の回路図である。第３図は本発明の電池寿命検
出回路の寿命検出電圧の温度特性を示すグラフである。
第４図は従来例における電池寿命検出回路の回路図であ
る。第５図から第14図はいずれも本発明における電池寿
命検出回路付半導体集積回路の構成を実現するための製
造方法の参考例を示す断面図である。 11……電圧依存性のない抵抗 12……ｎチャネルMOS抵抗、13……ｐチャネルMOSトラン
ジスタ、14……ｎチャネルMOSトランジスタ、21……本
発明による拡散抵抗の温度変化率、22……ｎチャネルMO
S抵抗の温度変化率。
散抵抗およびMOS抵抗の温度変化率のグラフである。第
２図は従来例および本発明の実施例を説明する電池寿命
検出回路の回路図である。第３図は本発明の電池寿命検
出回路の寿命検出電圧の温度特性を示すグラフである。
第４図は従来例における電池寿命検出回路の回路図であ
る。第５図から第14図はいずれも本発明における電池寿
命検出回路付半導体集積回路の構成を実現するための製
造方法の参考例を示す断面図である。 11……電圧依存性のない抵抗 12……ｎチャネルMOS抵抗、13……ｐチャネルMOSトラン
ジスタ、14……ｎチャネルMOSトランジスタ、21……本
発明による拡散抵抗の温度変化率、22……ｎチャネルMO
S抵抗の温度変化率。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/04
Claims (2)
- 【請求項１】電池寿命検出回路を構成する回路部品のす
べてを半導体集積回路に内蔵し、 電池寿命検出回路は被検出電源電圧間にMOS抵抗と拡散
抵抗とを直列に接続し、 このMOS抵抗と拡散抵抗との接続点の電圧を、 ｐチャネルトランジスタとｎチャネルトランジスタとで
構成する電圧コンパレータに入力する構成とし、 この拡散抵抗は表面不純物濃度を１×1018cm-3以上とす
ることによって、直列に接続するMOS抵抗と温度係数が
ほぼ一致することで、 温度依存性のない電池寿命検出を行うことを特徴とする
電池寿命検出回路付半導体集積回路。 - 【請求項２】MOS抵抗と直列に接続する拡散抵抗は、拡
散深さを１μｍ以下とすることを特徴とする特許請求の
範囲第１項に記載の電池寿命検出回路付半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209471A JPH0743414B2 (ja) | 1984-10-05 | 1984-10-05 | 電池寿命検出回路付半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209471A JPH0743414B2 (ja) | 1984-10-05 | 1984-10-05 | 電池寿命検出回路付半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188549A JPS6188549A (ja) | 1986-05-06 |
| JPH0743414B2 true JPH0743414B2 (ja) | 1995-05-15 |
Family
ID=16573404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209471A Expired - Lifetime JPH0743414B2 (ja) | 1984-10-05 | 1984-10-05 | 電池寿命検出回路付半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743414B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359210A (ja) * | 1986-08-29 | 1988-03-15 | Nec Corp | Ｒｃアクテイブフイルタ |
| JPH03238365A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 低電圧検出回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158378A (ja) * | 1974-11-18 | 1976-05-21 | Suwa Seikosha Kk | |
| JPS5719676A (en) * | 1981-06-01 | 1982-02-01 | Seiko Epson Corp | Voltage detecting circuit |
-
1984
- 1984-10-05 JP JP59209471A patent/JPH0743414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188549A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451744A (en) | Monolithic integrated reference voltage source | |
| JPS60210863A (ja) | 相補ｍｏｓ集積回路及びその製造方法 | |
| EP0178991A2 (en) | A complementary semiconductor device having high switching speed and latchup-free capability | |
| JPH09283708A (ja) | 半導体装置およびその製造方法 | |
| JPS6056311B2 (ja) | 半導体集積回路 | |
| JPS6054792B2 (ja) | 半導体装置 | |
| US20010041412A1 (en) | Method of manufacturing a semiconductor device | |
| JPH0525173B2 (ja) | ||
| JP3113202B2 (ja) | 半導体装置 | |
| US6376896B1 (en) | Semiconductor device having thin film resistor and method of manufacturing the same | |
| KR920004761B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS63169113A (ja) | 半導体集積回路 | |
| JPS6131633B2 (ja) | ||
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH07111311A (ja) | 半導体装置およびその製造方法 | |
| JPS6341223B2 (ja) | ||
| JPH07240522A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59161058A (ja) | 基準電圧発生装置 | |
| JPS6322475B2 (ja) | ||
| JP3443260B2 (ja) | 半導体装置 | |
| JPH04340761A (ja) | 半導体集積回路 | |
| JPS6188549A (ja) | 電池寿命検出回路付半導体集積回路 | |
| JPS6326554B2 (ja) | ||
| JPS6352467A (ja) | 抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |