JPH0783049B2 - 半導体装置の素子の分離方法 - Google Patents

半導体装置の素子の分離方法

Info

Publication number
JPH0783049B2
JPH0783049B2 JP2311697A JP31169790A JPH0783049B2 JP H0783049 B2 JPH0783049 B2 JP H0783049B2 JP 2311697 A JP2311697 A JP 2311697A JP 31169790 A JP31169790 A JP 31169790A JP H0783049 B2 JPH0783049 B2 JP H0783049B2
Authority
JP
Japan
Prior art keywords
film
oxide film
region
polycrystalline silicon
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2311697A
Other languages
English (en)
Other versions
JPH04103127A (ja
Inventor
ヒュン クォン、オー
ジョー バエ、ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04103127A publication Critical patent/JPH04103127A/ja
Publication of JPH0783049B2 publication Critical patent/JPH0783049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置の素子分離方法に係り、特に酸化
膜のシリコン窒化膜下への食込み（バーズビーク）の形
成を防止して素子分離領域を最小化することのできる半
導体装置の素子分離方法に関する。
（従来の技術） 最近、半導体装置は早い速度で高集積化される趨勢にあ
る。このような高集積化の趨勢にて隣接する素子を電気
的に分離する素子分離領域が素子の大きさの縮小に比例
して縮小されることは不可避である。特に、大容量メモ
リ装置では素子分離領域の大きさがメモリ素子の大きさ
を定める主要な要因であるので、素子分離領域の縮小に
関して多くの研究が成されている。
従来の半導体装置の素子分離領域ではLOCOS（シリコン
の局在酸化）、トレンチ及びフィールドシールドなどの
方法がある。
上記のLOCOS方法が素子分離技術中最も多く利用されて
いる。この方法はシリコン基板の表面に酸化膜と窒化膜
を形成した後、リソグラフィー技術によって素子分離さ
れる部分の窒化膜を除去し、高温の熱酸化方法によって
素子分離膜を形成するものである。
（発明が解決しようとする課題） しかし、上記LOCOS工程による素子分離方法は高温の熱
酸化の時に素子分離膜が素子領域へ拡大形成されて素子
分離領域を拡大させるバーズビークによる微細素子分離
に限界があり、また素子分離膜の成長の時基板に発生さ
れる応力による転位のためにＰ−Ｎ接合を形成した後漏
洩電流が増加する欠点がある。だから上記LOCOS工程に
よる素子分離方法はサブミクロンの素子分離を要求する
製品に適用するのに難しかった。
従って、サブミクロンの素子分離のためにトレンチ素子
分離方法及びフィールドシールド素子分離方法が提示さ
れている。
上記トレンチによる素子分離はサブミクロンの素子分離
を物理的に完全であるがトレンチを形成するために基板
をエッチングする時結晶欠陥が発生して接合特性及びト
ランジスタの特性が劣化されるだけでなく特別なエッチ
ング装備と洗浄技術が必要となる。そして上記フィール
ドシールド素子分離はフィールドプレートにバイアスを
印加しなければならないので、製品として配線上に難し
さがあって、またフィールドプレートと異なる電極間の
漏洩電流を制御しなければならない問題点がある。
上記素子分離法等の以外に種々の素子分離方法が提案さ
れたが、特別な固定技術や装備を必要とするので実際に
生産に適用することが難しい。
従って、この発明の目的は素子分離時にバーズビークが
形成されない半導体装置の素子分離方法を提供すること
にある。
この発明の他の目的は一般的な技術でサブミクロンの素
子分離領域を有し素子特性が劣化されない半導体装置の
素子分離方法を提供することである。
［発明の構成］ （課題を解決するための手段） 上記の目的を達成するためにこの発明は、第１導電形の
半導体基板上に酸化膜を形成した後、その上に少なくと
も下から連続される多結晶シリコン膜、窒化膜及び第２
酸化膜から構成される多層膜を形成する工程と、前記多
層膜中の多結晶シリコン膜を除外した膜の所定部分を除
去して素子領域と素子分離領域に限定する工程と、上述
した構造の全面に前記第２酸化膜をマスクとして第１導
電形の不純物をイオン注入して基板の素子分離領域にチ
ャンネルストップを形成する工程と、前記窒化膜上の第
２酸化膜を除去して前記露出された多結晶シリコン膜の
所定厚み部分を酸化してキャップ酸化膜を形成する工程
と、前記素子領域の窒化膜と多結晶シリコン膜を除去す
る工程と、前記キャップ酸化膜と素子領域の酸化膜を除
去して素子分離膜を形成する工程と、上述した構造の全
面に第３酸化膜を沈積した後、非等方性に蝕刻して上記
素子分離膜の側壁にスペーサを形成する工程と、前記素
子領域の基板表面にゲート酸化膜及びこのゲート酸化膜
表面の所定の部分にゲート電極を形成する工程と、前記
ゲート電極の下部にあるチャンネル領域と隔離された第
２導電形の拡散領域を形成する工程とを備えたことを特
徴とする。
（実施例） 以下、添付された図面を参照してこの発明を詳細に説明
する。
第1A〜1D図はこの発明による半導体装置の素子分離方法
の一実施例を示す製造工程図である。第1A図を参照する
に、Ｐ形の半導体基板１の表面に通常のCVD（化学蒸着
法）方法によって順次多層膜を形成する。上記多層膜は
3000〜4000Å程度の酸化膜３、1000〜2000Å程度の多結
晶シリコン膜５、1000〜2000Å程度の窒化膜７及び3000
〜4000Å程度の酸化膜９で形成される。次に通常のリソ
グラフィー技術によって上記酸化膜９と窒化膜７の所定
部分を除去して素子分離領域を限定する。上記素子分離
領域をリソグラフィー工程の限界であるサブミクロンま
で限定することができる。上記にて酸化膜９と窒化膜７
が除去されない部分は素子領域になる。
第1B図を参照するに、上記素子領域上の酸化膜９のマス
クとして利用し硼素などのＰ形不純物を200keVのエネル
ギーと１×1012〜１×1013cm2のドーズ（線量）でイオ
ン注入して上記素子分離領域の基板表面にイオン注入領
域11を形成する。上記イオン注入領域11はチャンネルス
トッパで利用されるものである。次に上記素子領域上の
酸化膜９を湿式蝕刻方法によって除去して上記窒化膜７
をマスクとして上記露出された素子分離領域上の多結晶
シリコン膜５を熱酸化させて500〜1000Å程度のキャッ
プ酸化膜13を形成する。この時、上記素子分離領域上の
多結晶シリコ膜５は所定厚さだけ酸化されて残りは酸化
されない。次に、上記キャップ酸化膜13をマスクとして
利用し、窒化膜７を湿式蝕刻方法によって除去する。第
1C図を参照するに、RIE方法によって上述した構造の表
面に形成されている酸化膜３、13を除去する。この時、
上記キャップ酸化膜13と素子領域上の酸化膜３が除去さ
れる。しかし、上記酸化膜３中の素子分離領域上にある
部分は上記多結晶シリコン膜５によって蝕刻されない。
上記の蝕刻されない素子分離領域上の酸化膜は素子分離
膜15になる。上述したように素子分離膜15の形成の時熱
酸化方法を利用しないので，バーズビーク及び応力によ
る転移が発生しなく、またイオン注入領域11の不純物が
拡散されない。
第1D図を参照するに、上記全面にCVD方法によって酸化
膜を厚く沈積させた後エッチバックして上記素子分離膜
15の側面にスペーサ17を形成する。この時、上記素子分
離膜15上の多結晶シリコン膜５は酸化膜の沈積の時酸化
されエッチバック工程で除去される。次に、上記基板１
の露出された表面にゲート酸化膜19を形成して、このゲ
ート酸化膜19の所定部分にゲート電極21を形成する。継
続して燐又は砒素などのＮ形不純物をイオン注入してソ
ース及びドレーン領域で利用される拡散領域23を形成す
る。上記にてゲート電極21下部の基板１の表面は上記拡
散領域23を電気的に連結するチャンネル25になる。ま
た、上記拡散領域23は上記スペーサー17によってチャン
ネルストッパで利用されるイオン注入領域11と重ならな
い。従って降伏電圧が高まる。
第２図は上記第1D図をゲート電極21の長さ方向へ切った
断面図である、上記にて同一の参照符号は同一な部分を
示す。
第２図は狭いチャンネル効果が発生しないことを示す。
即ち、上記素子分離膜15を形成する時熱酸化方法を使用
しないので、上記イオン注入領域11は素子領域へ拡散し
ない。従って、チャンネル25の幅が狭くならない。
上述の説明から多層膜を多結晶シリコン膜、窒化膜及び
酸化膜で形成したが、この発明の思想と一致する範囲で
いかようにも形成することができる。
上述のごとき半導体装置を製造する時はCVD工程とリソ
グラフィー技術を利用して素子分離膜を形成するので、
バーズビーク及び応力による転移が発生しなく、またチ
ャンネルストッパを形成するイオン注入領域の不純物が
拡散されない。また、素子分離膜の側面に形成されたス
ペーサーはイオン注入によって形成される拡散領域がチ
ャンネルストッパと接触することを防止する。
なお、本発明は上述した実施例に限定されるものではな
く、本発明の主旨を逸脱しない範囲で種々に変形して実
施することができる。
［発明の効果］ 従って、この発明は素子分離膜を形成する時熱酸化方法
を使用しないので、いろいろの利点がある。即ち、バー
ズビークの生成を防止して素子分離をリソグラフィー技
術の限界をサブミクロンまで減少することができ、応力
による転移によって発生される漏洩電流を防止し、イオ
ン注入領域の不純物が素子領域へ拡散しないので、狭い
チャンネル効果が発生しない。またスペーサによって拡
散領域がイオン注入領域と接触することを防止するの
で、降伏電圧が高くなる利点がある。
【図面の簡単な説明】
第1A図〜1D図はこの発明による半導体装置の素子分離方
法を示す製造工程図、 第２図は第1D図をゲート電極の長さ方向へ切った断面図
である。 １……半導体基板、３……酸化膜 ５……多結晶シリコン膜、７……窒化膜 ９……酸化膜、11……イオン注入領域 13……キャップ酸化膜、15……素子分離膜 17……スペーサー、19……ゲート酸化膜 21……ゲート電極、23……拡散領域 25……チャンネル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−80943（ＪＰ，Ａ) 特開 昭57−76847（ＪＰ，Ａ) 特開 昭57−76855（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体装置の製造方法において、 第１導電形の半導体基板上に酸化膜を形成した後、その
    上に下から連続される多結晶シリコン膜、窒化膜及び第
    ２酸化膜から構成される多層膜を形成する工程と、 前記多層膜中の多結晶シリコン膜を除外した膜の所定部
    分を除去して素子領域と素子分離領域に限定する工程
    と、 上述した構造の全面に前記第２酸化膜をマスクとして第
    １導電形の不純物をイオン注入して基板の素子分離領域
    にチャンネルストップを形成する工程と、 前記窒化膜上の第２酸化膜を除去して前記露出された多
    結晶シリコン膜の所定厚み部分を酸化してキャップ酸化
    膜を形成する工程と、 前記素子領域の窒化膜と多結晶シリコン膜を除去する工
    程と、 前記キャップ酸化膜と素子領域の酸化膜を除去して素子
    分離膜を形成する工程と、 上述した構造の全面に第３酸化膜を沈積した後、非等方
    性に蝕刻して上記素子分離膜の側壁にスペーサを形成す
    る工程と、 前記素子領域の基板表面にゲート酸化膜及びこのゲート
    酸化膜表面の所定の部分にゲート電極を形成する工程
    と、 前記ゲート電極の下部にあるチャンネル領域と隔離され
    た第２導電形の拡散領域を形成する工程とを備えたこと
    を特徴とする半導体装置の素子の分離方法。
  2. 【請求項２】前記キャップ酸化膜の下部に多結晶シリコ
    ン膜が残っていることを特徴とする請求項（１）記載の
    半導体装置の素子の分離方法。
  3. 【請求項３】前記多結晶シリコン膜をマスクとして利用
    して素子分離膜を形成することを特徴とする請求項
    （２）記載の半導体装置の素子の分離方法。
JP2311697A 1990-08-18 1990-11-19 半導体装置の素子の分離方法 Expired - Fee Related JPH0783049B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR90-12905 1990-08-18
KR1019900012905A KR930004125B1 (ko) 1990-08-18 1990-08-18 반도체장치의 소자 분리방법

Publications (2)

Publication Number Publication Date
JPH04103127A JPH04103127A (ja) 1992-04-06
JPH0783049B2 true JPH0783049B2 (ja) 1995-09-06

Family

ID=19302584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2311697A Expired - Fee Related JPH0783049B2 (ja) 1990-08-18 1990-11-19 半導体装置の素子の分離方法

Country Status (10)

Country Link
US (1) US5141884A (ja)
JP (1) JPH0783049B2 (ja)
KR (1) KR930004125B1 (ja)
CN (1) CN1020991C (ja)
DE (1) DE4036999A1 (ja)
FR (1) FR2665981B1 (ja)
GB (1) GB2247106B (ja)
IT (1) IT1243916B (ja)
NL (1) NL194107C (ja)
RU (1) RU2053586C1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641705A (en) * 1994-06-08 1997-06-24 Samsung Electronics Co., Ltd. Device isolation method of semiconductor device
KR100329748B1 (ko) * 1995-05-22 2002-08-27 주식회사 하이닉스반도체 드레인접합누설방지를위한엘디디(ldd)구조의모스펫(mosfet)
US5879994A (en) * 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
KR100268435B1 (ko) * 1998-08-10 2000-10-16 윤종용 반도체 장치의 제조 방법
JP3793125B2 (ja) * 2002-07-18 2006-07-05 富士通株式会社 デバイスチップの製造方法
CN103776668B (zh) * 2012-10-26 2016-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件主动区失效分析样品的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679446A (en) * 1979-12-04 1981-06-30 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
DE3176909D1 (en) * 1980-03-06 1988-11-17 Toshiba Kk Semiconductor device using component insulation and method of manufacturing the same
JPS56158447A (en) * 1980-05-12 1981-12-07 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and its manufacture
JPS6211273A (ja) * 1985-07-08 1987-01-20 Nec Corp Ｍｏｓ集積回路装置の製造方法
US4762805A (en) * 1985-12-17 1988-08-09 Advanced Micro Devices, Inc. Nitride-less process for VLSI circuit device isolation
US4818235A (en) * 1987-02-10 1989-04-04 Industry Technology Research Institute Isolation structures for integrated circuits
DD268336A1 (de) * 1987-12-30 1989-05-24 Dresden Forschzentr Mikroelek Verfahren zur herstellung von isolationsgebieten
KR930000197B1 (ko) * 1990-03-06 1993-01-11 현대전자산업 주식회사 필드산화막 형성방법

Also Published As

Publication number Publication date
NL194107C (nl) 2001-06-05
DE4036999C2 (ja) 1993-07-15
NL9002505A (nl) 1992-03-16
IT9022110A1 (it) 1992-05-20
GB9025253D0 (en) 1991-01-02
IT1243916B (it) 1994-06-28
RU2053586C1 (ru) 1996-01-27
US5141884A (en) 1992-08-25
DE4036999A1 (de) 1992-02-20
CN1059424A (zh) 1992-03-11
JPH04103127A (ja) 1992-04-06
KR930004125B1 (ko) 1993-05-20
FR2665981B1 (fr) 1995-12-22
GB2247106A (en) 1992-02-19
CN1020991C (zh) 1993-05-26
FR2665981A1 (fr) 1992-02-21
GB2247106B (en) 1995-01-18
NL194107B (nl) 2001-02-01
KR920005296A (ko) 1992-03-28
IT9022110A0 (it) 1990-11-20

Similar Documents

Publication Publication Date Title
US5391907A (en) Semiconductor device with buried inverse T-type field region
EP0236632A2 (en) Formation of diffused buried layers
JP2929419B2 (ja) 半導体素子の製造方法
JPH04253341A (ja) トランジスタ製作方法
JP2576506B2 (ja) Ｍｏｓ半導体装置
JPH0815182B2 (ja) 半導体装置の素子分離方法
JP3200701B2 (ja) 半導体装置の構造及び製造方法
JPH0783049B2 (ja) 半導体装置の素子の分離方法
US6284610B1 (en) Method to reduce compressive stress in the silicon substrate during silicidation
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
JPH07297275A (ja) 半導体装置の製造方法
JP2513312B2 (ja) Ｍｏｓトランジスタの製造方法
US5956589A (en) Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method
JPH04165629A (ja) Ｍｏｓ型半導体装置
JPH11150181A (ja) 半導体装置の製造方法
JPH01137645A (ja) 半導体装置の製造方法
JPH0621047A (ja) 半導体装置及びその製造方法
JP3479393B2 (ja) 半導体装置の製造方法
JP3446378B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0864820A (ja) 半導体装置及びその製造方法
JPH10163490A (ja) トランジスタの製造方法
JPH04297037A (ja) 半導体装置およびその製造方法
JPH06188257A (ja) 半導体装置の製造方法
JPH04247665A (ja) 縦型電界効果トランジスタの製造方法
JPH04305976A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees