JPH0783163B2 - 素子配線電極及びその製造方法 - Google Patents
素子配線電極及びその製造方法Info
- Publication number
- JPH0783163B2 JPH0783163B2 JP62118395A JP11839587A JPH0783163B2 JP H0783163 B2 JPH0783163 B2 JP H0783163B2 JP 62118395 A JP62118395 A JP 62118395A JP 11839587 A JP11839587 A JP 11839587A JP H0783163 B2 JPH0783163 B2 JP H0783163B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring electrode
- element wiring
- manufacturing
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ホトリソグラフィー技術を用いて製造される
２層構造の素子配線電極及びその製造方法に関する。
２層構造の素子配線電極及びその製造方法に関する。
［従来の技術］ 従来、素子配線電極はAl,Cr,Mo,Ta等の単体金属を形成
させたガラスまたはウェハー基板上に、レジストを塗布
し、露光、現像、エッチングすることにより形成されて
いた。
させたガラスまたはウェハー基板上に、レジストを塗布
し、露光、現像、エッチングすることにより形成されて
いた。
しかしながら、単体金属、例えば、Alを用いると電極下
地基板と形成された配線電極との密着性が問題となった
り、あるいは電極を形成するために使用する単体金属、
例えば、Moとレジストとの密着性が悪く、良好なパター
ンニングを行うことができない場合があった。
地基板と形成された配線電極との密着性が問題となった
り、あるいは電極を形成するために使用する単体金属、
例えば、Moとレジストとの密着性が悪く、良好なパター
ンニングを行うことができない場合があった。
また、両者の問題を解決する単体金属種がある場合で
も、所望の抵抗値を満足するものが得られない欠点があ
った。
も、所望の抵抗値を満足するものが得られない欠点があ
った。
［発明が解決しようとする問題点］ 本発明は、この様な従来技術の欠点を改良するためにな
されたものであり、電極を形成する金属と下地のガラス
基板との密着性を良好にし、さらにレジストと電極を形
成する金属との密着性を向上させた金属の２層構造の素
子配線電極及びその製造方法を提供することを目的とす
るものである。
されたものであり、電極を形成する金属と下地のガラス
基板との密着性を良好にし、さらにレジストと電極を形
成する金属との密着性を向上させた金属の２層構造の素
子配線電極及びその製造方法を提供することを目的とす
るものである。
［問題点が解決するための手段］ 即ち、本発明の第一の発明は、ガラス基板上に積層され
た金属の２層構造からなる配線電極であって、前記２層
構造のうち前記ガラス基板と直接接する層がMoを材料と
し、前記Mo材料層の上に形成された、ガラス基板と直接
接しない層がAlを材料とすることを特徴とする素子配線
電極である。
た金属の２層構造からなる配線電極であって、前記２層
構造のうち前記ガラス基板と直接接する層がMoを材料と
し、前記Mo材料層の上に形成された、ガラス基板と直接
接しない層がAlを材料とすることを特徴とする素子配線
電極である。
また、第二の発明は、素子配線電極の製造方法であっ
て、ガラス基板上にMo層を形成する第１の工程と、前記
Mo層上にAlの層を積層する第２の工程と、前記Al層およ
びMo層を同一のエッチング液を用いて同時にパターニン
グ処理する第三の工程を有することを特徴とする素子配
線電極の製造方法である。
て、ガラス基板上にMo層を形成する第１の工程と、前記
Mo層上にAlの層を積層する第２の工程と、前記Al層およ
びMo層を同一のエッチング液を用いて同時にパターニン
グ処理する第三の工程を有することを特徴とする素子配
線電極の製造方法である。
本発明の素子配線電極は、ガラス基板上に第１層目のMo
層を形成し、その上に第２層目のAlの層を積層し、次い
で第１層目および第２層目の各層を同じエッチング液を
使用して同時にパターニングすることにより製造される
ので、レジストとの密着性が良好なAlを上層の第２層に
用いているので、パターニング中にレジストが剥離する
ことがなく、また第１層と第２層を同時にエッチングす
るので工程を簡略化できると共に正確なパターンを有す
るAlを第２層とした金属の２層構造からなる素子配線電
極を得ることができる。
層を形成し、その上に第２層目のAlの層を積層し、次い
で第１層目および第２層目の各層を同じエッチング液を
使用して同時にパターニングすることにより製造される
ので、レジストとの密着性が良好なAlを上層の第２層に
用いているので、パターニング中にレジストが剥離する
ことがなく、また第１層と第２層を同時にエッチングす
るので工程を簡略化できると共に正確なパターンを有す
るAlを第２層とした金属の２層構造からなる素子配線電
極を得ることができる。
［実施例］ 以下、前記の目的を達成する一実施例として、液晶表示
装置に関して、第１図を用いて本発明をさらに具体的に
説明する。
装置に関して、第１図を用いて本発明をさらに具体的に
説明する。
第１図（ａ）〜（ｅ）は本発明に係る液晶表示装置の素
子配線電極の製造方法を示す工程図である。同第１図に
おいて、本発明の素子配線電極の製造方法は、まずガラ
ス基板１上に、第１層目の金属であるMo単体のMo薄膜２
を厚さ3000Åに形成させる。（第１図（ａ）参照） 次いで、第２層目のAl単体のAl薄膜３を厚さ300Åに形
成させる。（第１図（ｂ）参照 この上にフォトレジスト４を塗布し、露光、現像を行っ
て電極配線パターンをパターニングする。（第１図
（ｃ）参照） 次に、この基板を酢酸・リン酸・硝酸の混合液（38H3PO
4:15HNO3:3OCH3COOH:75H2O）のエッチング液５に浸漬
し、MoおよびAlを一度に同時にエッチングする。（第１
図（ｄ）参照） その後、水洗、レジスト剥離を行って素子配線電極を得
る。（第１図（ｅ）参照） この様にして素子配線電極を製造することにより、Mo単
体のみを用いて配線電極を形成するときに生ずる現像お
よびエッチング中におけるレジストのはがれを、Alがレ
ジストと接触することにより防止することができる。
子配線電極の製造方法を示す工程図である。同第１図に
おいて、本発明の素子配線電極の製造方法は、まずガラ
ス基板１上に、第１層目の金属であるMo単体のMo薄膜２
を厚さ3000Åに形成させる。（第１図（ａ）参照） 次いで、第２層目のAl単体のAl薄膜３を厚さ300Åに形
成させる。（第１図（ｂ）参照 この上にフォトレジスト４を塗布し、露光、現像を行っ
て電極配線パターンをパターニングする。（第１図
（ｃ）参照） 次に、この基板を酢酸・リン酸・硝酸の混合液（38H3PO
4:15HNO3:3OCH3COOH:75H2O）のエッチング液５に浸漬
し、MoおよびAlを一度に同時にエッチングする。（第１
図（ｄ）参照） その後、水洗、レジスト剥離を行って素子配線電極を得
る。（第１図（ｅ）参照） この様にして素子配線電極を製造することにより、Mo単
体のみを用いて配線電極を形成するときに生ずる現像お
よびエッチング中におけるレジストのはがれを、Alがレ
ジストと接触することにより防止することができる。
また、Mo単体はガラス基板との密着性が良好で、所望の
抵抗値を満足することができる。
抵抗値を満足することができる。
本発明において、エッチング液としては38H3PO4:15HN
O3:3OCH3COOH:75H2Oを用いることが好ましい。
O3:3OCH3COOH:75H2Oを用いることが好ましい。
また、第１層目の金属としては、ガラス基板との密着性
が良好な金属が用いられ、例えばMoの単体金属が挙げら
れる。
が良好な金属が用いられ、例えばMoの単体金属が挙げら
れる。
［発明の効果］ 本発明により、Mo単体のみを用いて素子配線電極を形成
するときに発生する現象およびエッチング中のレジスト
のはがれを、Alがレジストと接触することにより防止す
ることができ、製品の歩留りが大きく向上する。
するときに発生する現象およびエッチング中のレジスト
のはがれを、Alがレジストと接触することにより防止す
ることができ、製品の歩留りが大きく向上する。
さらに、２種の異った金属を用いているにもかかわら
ず、エッチング工程は一工程で行うことができ、工程の
簡略化を計ることができる。
ず、エッチング工程は一工程で行うことができ、工程の
簡略化を計ることができる。
第１図（ａ）〜（ｅ）は本発明に係る液晶表示装置の素
子配線電極の製造方法を示す工程図である。 １……ガラス基板、２……Mo薄膜 ３……Al薄膜、４……フォトレジスト ５……エッチング液
子配線電極の製造方法を示す工程図である。 １……ガラス基板、２……Mo薄膜 ３……Al薄膜、４……フォトレジスト ５……エッチング液
Claims (2)
- 【請求項１】ガラス基板上に積層された金属の２層構造
からなる配線電極であって、前記２層構造のうち前記ガ
ラス基板と直接接する層がMoを材料とし、前記Mo材料層
の上に形成された、ガラス基板と直接接しない層がAlを
材料とすることを特徴とする素子配線電極。 - 【請求項２】素子配線電極の製造方法であって、ガラス
基板上にMo層を形成する第１の工程と、前記Mo層上にAl
の層を積層する第２の工程と、前記Al層およびMo層を同
一のエッチング液を用いて同時にパターニング処理する
第三の工程を有することを特徴とする素子配線電極の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62118395A JPH0783163B2 (ja) | 1987-05-15 | 1987-05-15 | 素子配線電極及びその製造方法 |
| US07/193,060 US4859036A (en) | 1987-05-15 | 1988-05-12 | Device plate having conductive films selected to prevent pin-holes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62118395A JPH0783163B2 (ja) | 1987-05-15 | 1987-05-15 | 素子配線電極及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63282780A JPS63282780A (ja) | 1988-11-18 |
| JPH0783163B2 true JPH0783163B2 (ja) | 1995-09-06 |
Family
ID=14735610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62118395A Expired - Lifetime JPH0783163B2 (ja) | 1987-05-15 | 1987-05-15 | 素子配線電極及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783163B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114220A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Conductive metal material |
| JPS6055961B2 (ja) * | 1980-04-14 | 1985-12-07 | 松下電器産業株式会社 | グレ−ズ低抗体付きアルミナ回路基板の製造方法 |
| JPS57184295A (en) * | 1981-05-08 | 1982-11-12 | Furukawa Circuit Foil | Copper foil for printed circuit and method of producing same |
| JPS5848432A (ja) * | 1981-09-17 | 1983-03-22 | Denki Kagaku Kogyo Kk | 混成集積回路の製法 |
| JPS6017988A (ja) * | 1983-07-11 | 1985-01-29 | 三井金属鉱業株式会社 | プリント回路材料 |
| JPS6143449A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 配線パタ−ンの形成方法 |
| JPS61284991A (ja) * | 1985-06-11 | 1986-12-15 | 電気化学工業株式会社 | アルミニウム／銅複合箔張基板の回路形成法 |
-
1987
- 1987-05-15 JP JP62118395A patent/JPH0783163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63282780A (ja) | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| JPH0783163B2 (ja) | 素子配線電極及びその製造方法 | |
| JP4011664B2 (ja) | 配線基板の製造方法 | |
| JP3439552B2 (ja) | 薄膜トランジスタ基板及び液晶表示装置 | |
| TW200534296A (en) | Method of making thin-film chip resistor | |
| JP2002076575A (ja) | 半導体装置用基板の製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH022519A (ja) | 液晶表示素子の製造方法 | |
| JP2907318B2 (ja) | 電極埋設基板及びその製造方法 | |
| JPH0621052A (ja) | 導電膜の製造方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPH0434815B2 (ja) | ||
| JPS5978586A (ja) | Ｎｂのパタ−ン形成法 | |
| JPS6072249A (ja) | 集積回路の製造方法 | |
| JPS6270594A (ja) | 選択メツキ法 | |
| JPH043044B2 (ja) | ||
| JPS63288020A (ja) | 電極作成方法 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH0634438B2 (ja) | 配線電極の形成方法 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS60173712A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 | |
| JPS5951157B2 (ja) | 薄膜パタ−ンの製造方法 | |
| JPS61187294A (ja) | 導電パタ−ンの形成方法 | |
| JPH04229833A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |