JPH08306678A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH08306678A JPH08306678A JP7109585A JP10958595A JPH08306678A JP H08306678 A JPH08306678 A JP H08306678A JP 7109585 A JP7109585 A JP 7109585A JP 10958595 A JP10958595 A JP 10958595A JP H08306678 A JPH08306678 A JP H08306678A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silicon substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】バーズビーク領域の影響を十分低減し露出した
シリコン基板表面を十分に平坦化できる半導体装置の製
造方法及び半導体装置を提供することである。 【構成】シリコン基板１の表面に熱酸化法を使用しパッ
ド膜２を形成後、パッド膜２上に窒化ケイ素膜３を堆積
する。次に最終的に素子分離用の酸化膜を厚く形成した
い領域上の窒化ケイ素膜３をエッチング除去し、開口部
２０を形成してパッド膜２を露出させた後、開口部２０
を介してシリコン基板１を熱酸化法によって選択的に酸
化して厚い酸化ケイ素膜４を形成し、窒化ケイ素膜３を
除去する。そして、厚い酸化ケイ素膜４あるいはバーズ
ビーク４Ａを露出させた状態で全面を再び追酸化した後
周辺に形成された不要な酸化ケイ素膜４を除去するため
に、酸化ケイ素膜４全体を上から所定厚さだけ除去して
素子分離用酸化膜４Ｂを形成する。
シリコン基板表面を十分に平坦化できる半導体装置の製
造方法及び半導体装置を提供することである。 【構成】シリコン基板１の表面に熱酸化法を使用しパッ
ド膜２を形成後、パッド膜２上に窒化ケイ素膜３を堆積
する。次に最終的に素子分離用の酸化膜を厚く形成した
い領域上の窒化ケイ素膜３をエッチング除去し、開口部
２０を形成してパッド膜２を露出させた後、開口部２０
を介してシリコン基板１を熱酸化法によって選択的に酸
化して厚い酸化ケイ素膜４を形成し、窒化ケイ素膜３を
除去する。そして、厚い酸化ケイ素膜４あるいはバーズ
ビーク４Ａを露出させた状態で全面を再び追酸化した後
周辺に形成された不要な酸化ケイ素膜４を除去するため
に、酸化ケイ素膜４全体を上から所定厚さだけ除去して
素子分離用酸化膜４Ｂを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、素子分離用酸化膜として熱酸化膜を形
成する手順を備えた半導体装置の製造方法及び半導体装
置に関する。
に係わり、特に、素子分離用酸化膜として熱酸化膜を形
成する手順を備えた半導体装置の製造方法及び半導体装
置に関する。
【０００２】
【従来の技術】一般に、シリコンを基板として使用する
半導体素子製造においては、絶縁膜としてシリコンを熱
酸化して形成するシリコン酸化膜が利用されている。特
に基板上で隣接した例えばトランジスタ間を電気的に絶
縁分離することを目的に、数千オングストローム程度の
厚さで部分的に素子分離用の酸化膜が形成される。
半導体素子製造においては、絶縁膜としてシリコンを熱
酸化して形成するシリコン酸化膜が利用されている。特
に基板上で隣接した例えばトランジスタ間を電気的に絶
縁分離することを目的に、数千オングストローム程度の
厚さで部分的に素子分離用の酸化膜が形成される。
【０００３】素子分離用酸化膜を形成する方法として
は、いわゆる選択酸化法が広く利用されている。すなわ
ち、シリコン基板上に、例えばパッド膜と呼ばれる薄い
熱酸化膜を介して窒化ケイ素膜を堆積する。そして、素
子分離用酸化膜を形成したい領域の窒化ケイ素膜及びパ
ッド膜をエッチング除去し、その後、全体を酸化するこ
とによって、シリコン基板上に部分的に厚い素子分離用
酸化膜を形成する。
は、いわゆる選択酸化法が広く利用されている。すなわ
ち、シリコン基板上に、例えばパッド膜と呼ばれる薄い
熱酸化膜を介して窒化ケイ素膜を堆積する。そして、素
子分離用酸化膜を形成したい領域の窒化ケイ素膜及びパ
ッド膜をエッチング除去し、その後、全体を酸化するこ
とによって、シリコン基板上に部分的に厚い素子分離用
酸化膜を形成する。
【０００４】上記選択酸化法は、容易に厚い熱酸化膜を
所定の位置に形成することができることから、従来広く
活用されてきた。しかしながら、このような方法で熱酸
化膜を形成する場合、窒化ケイ素膜端近傍において酸化
種（例えば酸素やＨ2Ｏ）が基板表面と平行方向にも拡
散して酸化反応が三次元的に進行することから、窒化ケ
イ素膜下にも酸化膜が形成されてしまう。この窒化ケイ
素膜下に形成される酸化膜は、開口部から離れるに従い
膜厚が減少していき、鳥のくちばしのような形状で成長
することが多いことから、バーズビークと称されてい
る。
所定の位置に形成することができることから、従来広く
活用されてきた。しかしながら、このような方法で熱酸
化膜を形成する場合、窒化ケイ素膜端近傍において酸化
種（例えば酸素やＨ2Ｏ）が基板表面と平行方向にも拡
散して酸化反応が三次元的に進行することから、窒化ケ
イ素膜下にも酸化膜が形成されてしまう。この窒化ケイ
素膜下に形成される酸化膜は、開口部から離れるに従い
膜厚が減少していき、鳥のくちばしのような形状で成長
することが多いことから、バーズビークと称されてい
る。
【０００５】近年、半導体装置の高集積化が進展するに
伴い、窒化ケイ素膜下に占めるバーズビーク領域の比率
が次第に大きくなり、装置製造の障害となっている。そ
の理由は以下のようである。すなわち、バーズビークを
除去してシリコン基板を露出させるとき、バーズビーク
領域においては酸化膜厚がなだらかに変化していること
から、露出するシリコン基板の表面が平坦化されず傾斜
した面となる。これによって、その後の工程で例えばト
ランジスタ等をプリントする場合に寸法ズレが生じ、微
細加工の妨げになる。
伴い、窒化ケイ素膜下に占めるバーズビーク領域の比率
が次第に大きくなり、装置製造の障害となっている。そ
の理由は以下のようである。すなわち、バーズビークを
除去してシリコン基板を露出させるとき、バーズビーク
領域においては酸化膜厚がなだらかに変化していること
から、露出するシリコン基板の表面が平坦化されず傾斜
した面となる。これによって、その後の工程で例えばト
ランジスタ等をプリントする場合に寸法ズレが生じ、微
細加工の妨げになる。
【０００６】上記理由により、バーズビークの影響を低
減することが半導体装置の高集積化の促進には不可欠と
なっており、このバーズビークの成長を抑制する公知技
術として、例えば、以下のものがある。 特開平４−３６０５３２号公報 この公知技術は、窒化ケイ素膜の下に多結晶シリコン
（ポリシリコン）薄膜を設けて酸化を行い、バーズビー
ク成長の際のシリコンを多結晶シリコン薄膜から供給す
ることにより、バーズビークの成長を抑制しシリコン基
板表面をより平坦化するものである。
減することが半導体装置の高集積化の促進には不可欠と
なっており、このバーズビークの成長を抑制する公知技
術として、例えば、以下のものがある。 特開平４−３６０５３２号公報 この公知技術は、窒化ケイ素膜の下に多結晶シリコン
（ポリシリコン）薄膜を設けて酸化を行い、バーズビー
ク成長の際のシリコンを多結晶シリコン薄膜から供給す
ることにより、バーズビークの成長を抑制しシリコン基
板表面をより平坦化するものである。
【０００７】特開平４−３２４９３３号公報 この公知技術は、窒化ケイ素膜の開口部の側面に、窒化
ケイ素膜をシリコン基板表面に直接堆積するか、ごく薄
いパッド膜のうえに堆積することにより、開口部から窒
化ケイ素膜下への拡散を低減し、バーズビークの成長を
抑制するものである。
ケイ素膜をシリコン基板表面に直接堆積するか、ごく薄
いパッド膜のうえに堆積することにより、開口部から窒
化ケイ素膜下への拡散を低減し、バーズビークの成長を
抑制するものである。
【０００８】
【発明が解決しようとする課題】しかしながら、上記公
知技術には以下の問題点が存在する。すなわち、上記公
知技術では、バーズビークの影響を十分に低減する
ことができず、結果的に窒化ケイ素膜・パッド膜除去後
に露出されるシリコン基板表面の平坦化領域が狭められ
るという課題があった。またさらに、公知技術におい
ては、窒化ケイ素膜の開口部の側面において別途窒化ケ
イ素膜を堆積させる際、従来よりもさらに微細な加工が
必要となるので、製造コストが高くなるという課題もあ
った。
知技術には以下の問題点が存在する。すなわち、上記公
知技術では、バーズビークの影響を十分に低減する
ことができず、結果的に窒化ケイ素膜・パッド膜除去後
に露出されるシリコン基板表面の平坦化領域が狭められ
るという課題があった。またさらに、公知技術におい
ては、窒化ケイ素膜の開口部の側面において別途窒化ケ
イ素膜を堆積させる際、従来よりもさらに微細な加工が
必要となるので、製造コストが高くなるという課題もあ
った。
【０００９】本発明の目的は、バーズビークの成長を十
分低減し、露出したシリコン基板表面を十分に平坦化で
きる半導体装置の製造方法及び半導体装置を提供するこ
とである。
分低減し、露出したシリコン基板表面を十分に平坦化で
きる半導体装置の製造方法及び半導体装置を提供するこ
とである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、シリコン基板上に少なくとも１つ
の薄膜を形成する第１の手順と、前記薄膜のうちの少な
くとも１つに所定領域を露出させる開口部を形成する第
２の手順と、この開口部を介して前記シリコン基板を選
択的に酸化し、前記所定領域に対応した酸化膜を形成す
る第３の手順と、この酸化膜以外の薄膜を除去し、前記
酸化膜及びシリコン基板のうち少なくとも前記酸化膜を
露出させる第４の手順と、前記酸化膜のうち前記所定領
域の周辺に形成された不要部分を除去することにより素
子分離用酸化膜を形成する第５の手順とを有する半導体
装置の製造方法において、前記第４の手順が終了し少な
くとも前記酸化膜が露出された状態において、露出面全
面を追酸化する第６の手順をさらに有し、かつ、前記第
５の手順は、前記第６の手順までに形成された酸化膜の
うち前記所定領域の周辺に形成された不要部分を除去す
ることにより素子分離用酸化膜を形成する手順であるこ
とを特徴とする半導体装置の製造方法が提供される。
に、本発明によれば、シリコン基板上に少なくとも１つ
の薄膜を形成する第１の手順と、前記薄膜のうちの少な
くとも１つに所定領域を露出させる開口部を形成する第
２の手順と、この開口部を介して前記シリコン基板を選
択的に酸化し、前記所定領域に対応した酸化膜を形成す
る第３の手順と、この酸化膜以外の薄膜を除去し、前記
酸化膜及びシリコン基板のうち少なくとも前記酸化膜を
露出させる第４の手順と、前記酸化膜のうち前記所定領
域の周辺に形成された不要部分を除去することにより素
子分離用酸化膜を形成する第５の手順とを有する半導体
装置の製造方法において、前記第４の手順が終了し少な
くとも前記酸化膜が露出された状態において、露出面全
面を追酸化する第６の手順をさらに有し、かつ、前記第
５の手順は、前記第６の手順までに形成された酸化膜の
うち前記所定領域の周辺に形成された不要部分を除去す
ることにより素子分離用酸化膜を形成する手順であるこ
とを特徴とする半導体装置の製造方法が提供される。
【００１１】好ましくは、前記半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上にパッ
ド膜を介して窒化ケイ素膜を堆積する手順であり、前記
第２の手順は、少なくとも前記パッド膜が露出するよう
に前記窒化ケイ素膜の一部を除去して開口部を形成する
手順であり、前記第４の手順は、前記窒化ケイ素膜及び
パッド膜のうち少なくとも窒化ケイ素膜を除去し、前記
酸化膜及びシリコン基板のうち少なくとも酸化膜を露出
させる手順であることを特徴とする半導体装置の製造方
法が提供される。
おいて、前記第１の手順は、前記シリコン基板上にパッ
ド膜を介して窒化ケイ素膜を堆積する手順であり、前記
第２の手順は、少なくとも前記パッド膜が露出するよう
に前記窒化ケイ素膜の一部を除去して開口部を形成する
手順であり、前記第４の手順は、前記窒化ケイ素膜及び
パッド膜のうち少なくとも窒化ケイ素膜を除去し、前記
酸化膜及びシリコン基板のうち少なくとも酸化膜を露出
させる手順であることを特徴とする半導体装置の製造方
法が提供される。
【００１２】また好ましくは、前記半導体装置の製造方
法において、前記第１の手順は、前記シリコン基板上に
窒化ケイ素膜を直接堆積する手順であり、前記第２の手
順は、前記シリコン基板が露出するように前記窒化ケイ
素膜の一部を除去して開口部を形成する手順であり、前
記第４の手順は、前記窒化ケイ素膜を除去し前記酸化膜
及びシリコン基板のうち少なくとも酸化膜を露出させる
手順であることを特徴とする半導体装置の製造方法が提
供される。
法において、前記第１の手順は、前記シリコン基板上に
窒化ケイ素膜を直接堆積する手順であり、前記第２の手
順は、前記シリコン基板が露出するように前記窒化ケイ
素膜の一部を除去して開口部を形成する手順であり、前
記第４の手順は、前記窒化ケイ素膜を除去し前記酸化膜
及びシリコン基板のうち少なくとも酸化膜を露出させる
手順であることを特徴とする半導体装置の製造方法が提
供される。
【００１３】さらに好ましくは、前記半導体装置の製造
方法において、前記第１の手順は、前記シリコン基板上
にパッド膜を介して窒化ケイ素膜を堆積する手順であ
り、前記第２の手順は、前記シリコン基板が露出するよ
うに前記窒化ケイ素膜及びパッド膜の一部を除去して開
口部を形成する手順であり、前記第４の手順は、前記窒
化ケイ素膜及びパッド膜のうち少なくとも窒化ケイ素膜
を除去し、前記酸化膜及びシリコン基板のうち少なくと
も酸化膜を露出させる手順であることを特徴とする半導
体装置の製造方法が提供される。
方法において、前記第１の手順は、前記シリコン基板上
にパッド膜を介して窒化ケイ素膜を堆積する手順であ
り、前記第２の手順は、前記シリコン基板が露出するよ
うに前記窒化ケイ素膜及びパッド膜の一部を除去して開
口部を形成する手順であり、前記第４の手順は、前記窒
化ケイ素膜及びパッド膜のうち少なくとも窒化ケイ素膜
を除去し、前記酸化膜及びシリコン基板のうち少なくと
も酸化膜を露出させる手順であることを特徴とする半導
体装置の製造方法が提供される。
【００１４】また好ましくは、前記半導体装置の製造方
法において、前記第２の手順で開口部を形成するとき、
前記シリコン基板を表面から１０ｎｍ以上除去すること
を特徴とする半導体装置の製造方法が提供される。
法において、前記第２の手順で開口部を形成するとき、
前記シリコン基板を表面から１０ｎｍ以上除去すること
を特徴とする半導体装置の製造方法が提供される。
【００１５】さらに好ましくは、前記半導体装置の製造
方法において、前記第１の手順は、前記シリコン基板上
にパッド膜及び多結晶シリコン薄膜を介して窒化ケイ素
膜を堆積する手順であり、前記第２の手順は、前記パッ
ド膜が露出するように前記窒化ケイ素膜及び多結晶シリ
コン薄膜の一部を除去して開口部を形成する手順であ
り、前記第４の手順は、前記窒化ケイ素膜、多結晶シリ
コン膜、及びパッド膜のうち少なくとも窒化ケイ素膜及
び多結晶シリコン膜を除去し、前記酸化膜及びシリコン
基板のうち少なくとも酸化膜を露出させる手順であるこ
とを特徴とする半導体装置の製造方法が提供される。
方法において、前記第１の手順は、前記シリコン基板上
にパッド膜及び多結晶シリコン薄膜を介して窒化ケイ素
膜を堆積する手順であり、前記第２の手順は、前記パッ
ド膜が露出するように前記窒化ケイ素膜及び多結晶シリ
コン薄膜の一部を除去して開口部を形成する手順であ
り、前記第４の手順は、前記窒化ケイ素膜、多結晶シリ
コン膜、及びパッド膜のうち少なくとも窒化ケイ素膜及
び多結晶シリコン膜を除去し、前記酸化膜及びシリコン
基板のうち少なくとも酸化膜を露出させる手順であるこ
とを特徴とする半導体装置の製造方法が提供される。
【００１６】また好ましくは、前記半導体装置の製造方
法において、前記第１の手順は、前記シリコン基板上に
多結晶シリコン薄膜を介して窒化ケイ素膜を堆積する手
順であり、前記第２の手順は、前記シリコン基板が露出
するように前記窒化ケイ素膜及び多結晶シリコン薄膜の
一部を除去して開口部を形成する手順であり、前記第４
の手順は、前記窒化ケイ素膜及び多結晶シリコン膜を除
去し、前記酸化膜及びシリコン基板のうち少なくとも酸
化膜を露出させる手順であることを特徴とする半導体装
置の製造方法が提供される。
法において、前記第１の手順は、前記シリコン基板上に
多結晶シリコン薄膜を介して窒化ケイ素膜を堆積する手
順であり、前記第２の手順は、前記シリコン基板が露出
するように前記窒化ケイ素膜及び多結晶シリコン薄膜の
一部を除去して開口部を形成する手順であり、前記第４
の手順は、前記窒化ケイ素膜及び多結晶シリコン膜を除
去し、前記酸化膜及びシリコン基板のうち少なくとも酸
化膜を露出させる手順であることを特徴とする半導体装
置の製造方法が提供される。
【００１７】さらに好ましくは、前記半導体装置の製造
方法において、前記第２の手順は、前記薄膜のうちの少
なくとも１つの所定領域をエッチング除去することによ
り、開口部を形成する手順であることを特徴とする半導
体装置の製造方法が提供される。
方法において、前記第２の手順は、前記薄膜のうちの少
なくとも１つの所定領域をエッチング除去することによ
り、開口部を形成する手順であることを特徴とする半導
体装置の製造方法が提供される。
【００１８】また好ましくは、前記半導体装置の製造方
法において、前記第６の手順の追酸化は、１０ｎｍ以上
の厚さが酸化されるまで行われることを特徴とする半導
体装置の製造方法が提供される。
法において、前記第６の手順の追酸化は、１０ｎｍ以上
の厚さが酸化されるまで行われることを特徴とする半導
体装置の製造方法が提供される。
【００１９】さらに好ましくは、前記半導体装置の製造
方法において、前記第６の手順の追酸化は、その酸化温
度において５ｎｍの酸化膜が形成される時間以上の間行
われることを特徴とする半導体装置の製造方法が提供さ
れる。
方法において、前記第６の手順の追酸化は、その酸化温
度において５ｎｍの酸化膜が形成される時間以上の間行
われることを特徴とする半導体装置の製造方法が提供さ
れる。
【００２０】また好ましくは、前記半導体装置の製造方
法において、前記第６の手順の追酸化は、９５０℃以上
の酸化温度で１分間以上の間行われることを特徴とする
半導体装置の製造方法が提供される。
法において、前記第６の手順の追酸化は、９５０℃以上
の酸化温度で１分間以上の間行われることを特徴とする
半導体装置の製造方法が提供される。
【００２１】さらに上記目的を達成するために、本発明
によれば、シリコン基板上に形成した薄膜の少なくとも
１つに、所定領域を露出させる開口部を形成し、この開
口部を介して前記シリコン基板を選択的に酸化して前記
所定領域に対応した酸化膜を形成した後、この酸化膜以
外の薄膜を除去して前記酸化膜及びシリコン基板のうち
少なくとも前記酸化膜を露出させ、この露出面全面を追
酸化した後、形成されている酸化膜のうち前記所定領域
の周辺部分を除去することにより、素子分離用酸化膜を
形成したことを特徴とする半導体装置が提供される。
によれば、シリコン基板上に形成した薄膜の少なくとも
１つに、所定領域を露出させる開口部を形成し、この開
口部を介して前記シリコン基板を選択的に酸化して前記
所定領域に対応した酸化膜を形成した後、この酸化膜以
外の薄膜を除去して前記酸化膜及びシリコン基板のうち
少なくとも前記酸化膜を露出させ、この露出面全面を追
酸化した後、形成されている酸化膜のうち前記所定領域
の周辺部分を除去することにより、素子分離用酸化膜を
形成したことを特徴とする半導体装置が提供される。
【００２２】また上記目的を達成するために、本発明に
よれば、選択酸化法を使用してシリコン基板の所定領域
に酸化膜を形成した後、この酸化膜以外の薄膜を除去し
て前記酸化膜及びシリコン基板のうち少なくとも前記酸
化膜を露出させ、この露出面全面を追酸化した後、形成
されている酸化膜のうち前記所定領域の周辺部分を除去
することにより、素子分離用酸化膜を形成したことを特
徴とする半導体装置が提供される。
よれば、選択酸化法を使用してシリコン基板の所定領域
に酸化膜を形成した後、この酸化膜以外の薄膜を除去し
て前記酸化膜及びシリコン基板のうち少なくとも前記酸
化膜を露出させ、この露出面全面を追酸化した後、形成
されている酸化膜のうち前記所定領域の周辺部分を除去
することにより、素子分離用酸化膜を形成したことを特
徴とする半導体装置が提供される。
【００２３】
【作用】以上のように構成した本発明においては、まず
第１の手順で、シリコン基板上に少なくとも１つの薄
膜、例えば窒化ケイ素膜、パッド膜・窒化ケイ素膜、多
結晶シリコン膜、パッド膜・多結晶シリコン膜等を形成
する。そして第２の手順でこれらの薄膜のうち少なくと
も１つ、例えばパッド膜以外の薄膜に、素子分離用酸化
膜を形成しようとする所定領域を露出させる開口部を形
成する。その後、第３の手順でこの開口部を介しシリコ
ン基板に例えば熱酸化法で選択的酸化を行い、開口部か
ら露出していたシリコン基板の所定領域を酸化ケイ素の
厚い膜とする。この酸化時に、開口部端近傍において
は、例えば酸素やＨ2Ｏ等の酸化種が基板表面と平行方
向にも拡散して酸化反応が三次元的に進行し、窒化ケイ
素膜等の下に酸化ケイ素のバーズビークが形成される。
この後、第４の手順で、バーズビークを含む酸化ケイ素
の酸化膜以外の薄膜、すなわち窒化ケイ素膜や多結晶シ
リコン膜等を除去し、酸化ケイ素の酸化膜又はシリコン
基板を露出させる。そして、第６の手順で、この露出面
全面を追酸化する。ここで、一般にこの酸化反応では、
酸化種がシリコン基板と表面で反応して酸化ケイ素膜が
形成されることとなる。このとき酸化の極初期において
は露出したシリコン基板と酸化種が直接反応してきわめ
て薄い酸化膜が形成されるが、その後は、既に形成され
た酸化膜中を酸化種が拡散し、酸化膜とシリコン基板界
面に達したところで酸化反応が拡散律速により進行す
る。よってすなわち、既に形成された酸化膜厚に分布が
ある場合は、酸化膜厚が薄い領域から順番に酸化反応が
開始されることになる。したがって、第６の手順で追酸
化されるとき、開口部から離れるに従い膜厚が減少する
形状である酸化ケイ素膜のバーズビークは、開口部から
離れたところほど速く酸化が進行することとなるので、
結果として追酸化が終了した後にはトータルの酸化膜厚
が酸化前と比較してほぼ一様になる。なおこのとき、素
子分離用酸化膜を形成したい所定領域以外の周辺部分も
酸化されて、この周辺部分に薄い酸化膜が形成されてい
る。そして最後に、第５の手順で、素子分離用酸化膜を
形成したい所定領域の周辺に形成された不要な酸化膜を
除去する。この周辺部除去時に、もともとバーズビーク
として形成され第６の手順で追酸化されて厚い酸化ケイ
素膜となっていた部分も同時に除去されるが、追酸化に
よって膜厚さがほぼ一様となっていたので、除去された
後の面をほぼ平坦面とすることができる。このように、
窒化ケイ素膜除去後に追酸化を施すことで、酸化膜厚が
均一な領域を大幅に拡張することができるので、シリコ
ン基板表面を十分に平坦化することができる。
第１の手順で、シリコン基板上に少なくとも１つの薄
膜、例えば窒化ケイ素膜、パッド膜・窒化ケイ素膜、多
結晶シリコン膜、パッド膜・多結晶シリコン膜等を形成
する。そして第２の手順でこれらの薄膜のうち少なくと
も１つ、例えばパッド膜以外の薄膜に、素子分離用酸化
膜を形成しようとする所定領域を露出させる開口部を形
成する。その後、第３の手順でこの開口部を介しシリコ
ン基板に例えば熱酸化法で選択的酸化を行い、開口部か
ら露出していたシリコン基板の所定領域を酸化ケイ素の
厚い膜とする。この酸化時に、開口部端近傍において
は、例えば酸素やＨ2Ｏ等の酸化種が基板表面と平行方
向にも拡散して酸化反応が三次元的に進行し、窒化ケイ
素膜等の下に酸化ケイ素のバーズビークが形成される。
この後、第４の手順で、バーズビークを含む酸化ケイ素
の酸化膜以外の薄膜、すなわち窒化ケイ素膜や多結晶シ
リコン膜等を除去し、酸化ケイ素の酸化膜又はシリコン
基板を露出させる。そして、第６の手順で、この露出面
全面を追酸化する。ここで、一般にこの酸化反応では、
酸化種がシリコン基板と表面で反応して酸化ケイ素膜が
形成されることとなる。このとき酸化の極初期において
は露出したシリコン基板と酸化種が直接反応してきわめ
て薄い酸化膜が形成されるが、その後は、既に形成され
た酸化膜中を酸化種が拡散し、酸化膜とシリコン基板界
面に達したところで酸化反応が拡散律速により進行す
る。よってすなわち、既に形成された酸化膜厚に分布が
ある場合は、酸化膜厚が薄い領域から順番に酸化反応が
開始されることになる。したがって、第６の手順で追酸
化されるとき、開口部から離れるに従い膜厚が減少する
形状である酸化ケイ素膜のバーズビークは、開口部から
離れたところほど速く酸化が進行することとなるので、
結果として追酸化が終了した後にはトータルの酸化膜厚
が酸化前と比較してほぼ一様になる。なおこのとき、素
子分離用酸化膜を形成したい所定領域以外の周辺部分も
酸化されて、この周辺部分に薄い酸化膜が形成されてい
る。そして最後に、第５の手順で、素子分離用酸化膜を
形成したい所定領域の周辺に形成された不要な酸化膜を
除去する。この周辺部除去時に、もともとバーズビーク
として形成され第６の手順で追酸化されて厚い酸化ケイ
素膜となっていた部分も同時に除去されるが、追酸化に
よって膜厚さがほぼ一様となっていたので、除去された
後の面をほぼ平坦面とすることができる。このように、
窒化ケイ素膜除去後に追酸化を施すことで、酸化膜厚が
均一な領域を大幅に拡張することができるので、シリコ
ン基板表面を十分に平坦化することができる。
【００２４】また、第１の手順でシリコン基板上にパッ
ド膜を介して窒化ケイ素膜を堆積した後、第２の手順で
シリコン基板が露出するように窒化ケイ素膜及びパッド
膜の一部を除去して開口部を形成するとき、シリコン基
板も表面から１０ｎｍ以上除去してもよい。これによ
り、第３の手順で所定領域に対応した厚い酸化ケイ素膜
を形成するときに、この酸化ケイ素膜がシリコン基板表
面から盛り上がる量を抑えることができるので、後にト
ランジスタパターン等を露光法を使用してプリントする
際の段差を小さく抑えることができる。
ド膜を介して窒化ケイ素膜を堆積した後、第２の手順で
シリコン基板が露出するように窒化ケイ素膜及びパッド
膜の一部を除去して開口部を形成するとき、シリコン基
板も表面から１０ｎｍ以上除去してもよい。これによ
り、第３の手順で所定領域に対応した厚い酸化ケイ素膜
を形成するときに、この酸化ケイ素膜がシリコン基板表
面から盛り上がる量を抑えることができるので、後にト
ランジスタパターン等を露光法を使用してプリントする
際の段差を小さく抑えることができる。
【００２５】さらに、第１の手順で、多結晶シリコン薄
膜又は多結晶シリコン薄膜・パッド膜を介してシリコン
基板上に窒化ケイ素膜を堆積し、第２の手順でシリコン
基板又はパッド膜が露出するように開口部を形成して、
第３の手順で選択的酸化を行ってもよい。この場合、こ
の第３の手順で酸化ケイ素のバーズビークが形成される
とき消費されるシリコンの一部が多結晶シリコン薄膜か
ら供給され、シリコン基板から消費されるシリコンが減
少するので、基板側のバーズビーク成長を相対的に抑制
することができる。その後、第４の手順で窒化ケイ素膜
や残存多結晶シリコン膜を除去して酸化ケイ素の酸化膜
又はシリコン基板を露出させ、第６の手順で露出面全面
の追酸化を行えばよい。
膜又は多結晶シリコン薄膜・パッド膜を介してシリコン
基板上に窒化ケイ素膜を堆積し、第２の手順でシリコン
基板又はパッド膜が露出するように開口部を形成して、
第３の手順で選択的酸化を行ってもよい。この場合、こ
の第３の手順で酸化ケイ素のバーズビークが形成される
とき消費されるシリコンの一部が多結晶シリコン薄膜か
ら供給され、シリコン基板から消費されるシリコンが減
少するので、基板側のバーズビーク成長を相対的に抑制
することができる。その後、第４の手順で窒化ケイ素膜
や残存多結晶シリコン膜を除去して酸化ケイ素の酸化膜
又はシリコン基板を露出させ、第６の手順で露出面全面
の追酸化を行えばよい。
【００２６】また、第６の手順で、追酸化を、１０ｎｍ
以上の厚さが酸化されるまで行うか、その酸化温度にお
いて５ｎｍの酸化膜が形成される時間以上の間行うか、
若しくは、９５０℃以上の酸化温度で１分間以上の間行
うことにより、追酸化が終了した後にトータルの酸化膜
厚が一様な領域を確実に拡大することができる。
以上の厚さが酸化されるまで行うか、その酸化温度にお
いて５ｎｍの酸化膜が形成される時間以上の間行うか、
若しくは、９５０℃以上の酸化温度で１分間以上の間行
うことにより、追酸化が終了した後にトータルの酸化膜
厚が一様な領域を確実に拡大することができる。
【００２７】
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。本発明の第１の実施例を図１〜図５により説明
する。本実施例の半導体装置の製造方法の手順の要部
は、素子分離用酸化膜形成手順にある。この素子分離用
酸化膜形成手順の製造フローチャートを図２に示し、ま
たこのときの各手順におけるシリコン基板（ウエハ）断
面の変化を示す概念図を図１に示す。図２において、ま
ず、手順１０１で素子分離酸化を開始し、手順１０２で
シリコン基板１（図１（ａ））の表面に熱酸化法を使用
し、例えば１５ｎｍの膜厚でパッド膜２を形成する。
（図１（ｂ））。その後、手順１０３に移ってパッド膜
２上に例えば１５０ｎｍの膜厚で窒化ケイ素膜３を堆積
する（図１（ｃ））。なお、パッド膜２は必ずしも必要
ではなく、手順１０１から手順１０３に移って窒化ケイ
素膜３を直接シリコン基板１表面に堆積してもよい。
明する。本発明の第１の実施例を図１〜図５により説明
する。本実施例の半導体装置の製造方法の手順の要部
は、素子分離用酸化膜形成手順にある。この素子分離用
酸化膜形成手順の製造フローチャートを図２に示し、ま
たこのときの各手順におけるシリコン基板（ウエハ）断
面の変化を示す概念図を図１に示す。図２において、ま
ず、手順１０１で素子分離酸化を開始し、手順１０２で
シリコン基板１（図１（ａ））の表面に熱酸化法を使用
し、例えば１５ｎｍの膜厚でパッド膜２を形成する。
（図１（ｂ））。その後、手順１０３に移ってパッド膜
２上に例えば１５０ｎｍの膜厚で窒化ケイ素膜３を堆積
する（図１（ｃ））。なお、パッド膜２は必ずしも必要
ではなく、手順１０１から手順１０３に移って窒化ケイ
素膜３を直接シリコン基板１表面に堆積してもよい。
【００２８】次に、手順１０４において、最終的に素子
分離用の酸化膜を厚く形成したい領域上の窒化ケイ素膜
３をエッチング除去し、例えば幅１μｍ・間隔１μｍの
ストライプ状に開口部２０を形成してパッド膜２を露出
させる（図１（ｄ））。その後、手順１０５でこの開口
部２０を介してシリコン基板１を熱酸化法によって選択
的に酸化し、厚い酸化ケイ素膜４を形成する（図１
（ｅ））。このときの酸化条件としては、例えば１００
０℃において酸化膜厚が０．４μｍとなるような条件に
おいて熱酸化を行う。この酸化時に、窒化ケイ素膜３の
開口部２０端近傍においては、酸素・Ｈ2Ｏ等の酸化種
がシリコン基板１と平行方向（図中左右方向）にも拡散
して酸化反応が三次元的に進行し、窒化ケイ素膜３の下
（及び、もし残存していればパッド膜２が成長し）バー
ズビーク４Ａが形成されることになる。
分離用の酸化膜を厚く形成したい領域上の窒化ケイ素膜
３をエッチング除去し、例えば幅１μｍ・間隔１μｍの
ストライプ状に開口部２０を形成してパッド膜２を露出
させる（図１（ｄ））。その後、手順１０５でこの開口
部２０を介してシリコン基板１を熱酸化法によって選択
的に酸化し、厚い酸化ケイ素膜４を形成する（図１
（ｅ））。このときの酸化条件としては、例えば１００
０℃において酸化膜厚が０．４μｍとなるような条件に
おいて熱酸化を行う。この酸化時に、窒化ケイ素膜３の
開口部２０端近傍においては、酸素・Ｈ2Ｏ等の酸化種
がシリコン基板１と平行方向（図中左右方向）にも拡散
して酸化反応が三次元的に進行し、窒化ケイ素膜３の下
（及び、もし残存していればパッド膜２が成長し）バー
ズビーク４Ａが形成されることになる。
【００２９】手順１０５の酸化完了後に、手順１０６に
移って窒化ケイ素膜３を除去する（図１（ｆ））。この
とき、窒化ケイ素膜３が完全に除去されてさえいれば、
素子分離用酸化膜４若しくは残存しているパッド膜２の
一部が除去されて、シリコン基板１が露出しても構わな
い。そして手順１０７で、厚い酸化ケイ素膜４及びバー
ズビーク４Ａ（及び、もし残存していればパッド膜２）
を露出させた状態で、例えば１０００℃で酸化膜厚が１
００ｎｍ成長するような酸化条件で全面を再び追酸化す
る（図１（ｇ））。
移って窒化ケイ素膜３を除去する（図１（ｆ））。この
とき、窒化ケイ素膜３が完全に除去されてさえいれば、
素子分離用酸化膜４若しくは残存しているパッド膜２の
一部が除去されて、シリコン基板１が露出しても構わな
い。そして手順１０７で、厚い酸化ケイ素膜４及びバー
ズビーク４Ａ（及び、もし残存していればパッド膜２）
を露出させた状態で、例えば１０００℃で酸化膜厚が１
００ｎｍ成長するような酸化条件で全面を再び追酸化す
る（図１（ｇ））。
【００３０】その後、手順１０８に移り、後にシリコン
基板１表面にトランジスタ・抵抗等の素子を形成すると
きに備え、周辺に形成された不要な酸化ケイ素膜４を除
去するために、公知の方法（例えば薬剤を用いた化学的
方法）により酸化ケイ素膜４全体を上から所定厚さだけ
除去して素子分離用酸化膜４Ｂを形成し（図１
（ｈ））、手順１０９に移ってこのフローを終了する。
基板１表面にトランジスタ・抵抗等の素子を形成すると
きに備え、周辺に形成された不要な酸化ケイ素膜４を除
去するために、公知の方法（例えば薬剤を用いた化学的
方法）により酸化ケイ素膜４全体を上から所定厚さだけ
除去して素子分離用酸化膜４Ｂを形成し（図１
（ｈ））、手順１０９に移ってこのフローを終了する。
【００３１】次に、本実施例の作用を説明する。本実施
例の比較例として、従来技術による半導体装置の製造方
法における素子分離用酸化膜形成手順を図３（ａ）〜図
３（ｇ）に示す。図１と同等の部材には同一の符号を付
す。図３（ａ）〜（ｅ）の手順は前述した図１（ａ）〜
（ｅ）の手順と同様であり、シリコン基板１（図３
（ａ））上にパッド膜２（図３（ｂ））を介して窒化ケ
イ素膜３を堆積し（図３（ｃ））、所定領域の窒化ケイ
素膜３をエッチング除去して開口部２０を形成し（図３
（ｄ））、開口部２０を介し熱酸化を行いシリコン基板
１上にバーズビーク４Ａを含む酸化ケイ素膜４を形成す
る（図３（ｅ））。
例の比較例として、従来技術による半導体装置の製造方
法における素子分離用酸化膜形成手順を図３（ａ）〜図
３（ｇ）に示す。図１と同等の部材には同一の符号を付
す。図３（ａ）〜（ｅ）の手順は前述した図１（ａ）〜
（ｅ）の手順と同様であり、シリコン基板１（図３
（ａ））上にパッド膜２（図３（ｂ））を介して窒化ケ
イ素膜３を堆積し（図３（ｃ））、所定領域の窒化ケイ
素膜３をエッチング除去して開口部２０を形成し（図３
（ｄ））、開口部２０を介し熱酸化を行いシリコン基板
１上にバーズビーク４Ａを含む酸化ケイ素膜４を形成す
る（図３（ｅ））。
【００３２】その後、窒化ケイ素膜３（及び残存してい
ればパッド膜２）の除去を行い（図３（ｆ））、さら
に、周辺に形成された不要な酸化ケイ素膜４を公知の方
法（例えば薬剤を用いた化学的方法）により除去して素
子分離用酸化膜４Ｂを形成する。
ればパッド膜２）の除去を行い（図３（ｆ））、さら
に、周辺に形成された不要な酸化ケイ素膜４を公知の方
法（例えば薬剤を用いた化学的方法）により除去して素
子分離用酸化膜４Ｂを形成する。
【００３３】しかしながら、上記の手順においては、バ
ーズビーク４Ａを除去してシリコン基板１を露出させる
とき、バーズビーク４Ａにおいては酸化膜厚がなだらか
に変化していることから、露出するシリコン基板１の表
面が平坦化されず傾斜した面１Ａ（図３（ｇ）参照））
となる。このことを図４にさらに具体的に示す。図４
は、本比較例の図３（ｅ）に示す手順の終了時に形成さ
れているバーズビーク４Ａ端近傍の酸化膜厚分布の測定
結果である。図の横軸は、ストライプ形状の窒化ケイ素
膜３の中央（図３（ｅ）中の点Ｏ）から開口部２０に向
けての距離ｘであり、縦軸は酸化ケイ素膜４の厚さｙで
ある。窒化ケイ素膜３の幅寸法は１μｍであることか
ら、窒化ケイ素膜３中央からｘ＝０〜０．５μｍ（＝５
００ｎｍ）までの領域において酸化ケイ素膜４の厚さｙ
が均一であれば、酸化ケイ素膜４除去後に理想的なシリ
コン基板１の平坦表面を得ることができることになる。
しかし、本比較例においては、図４に示すように、酸化
ケイ素膜４の厚さｙが均一な領域はバーズビーク４Ａの
成長によってｘ＝０〜０．２８μｍ（＝２８０ｎｍ）の
領域にまで減少してしまい、その他のｘ＝０．２８〜
０．５μｍの領域は傾斜した面１Ａとなる。これによ
り、その後の工程で、例えばトランジスタパターン等を
シリコン基板１表面に露光法を使用してプリントする場
合に寸法ズレが生じ、微細加工の妨げになるという問題
があった。
ーズビーク４Ａを除去してシリコン基板１を露出させる
とき、バーズビーク４Ａにおいては酸化膜厚がなだらか
に変化していることから、露出するシリコン基板１の表
面が平坦化されず傾斜した面１Ａ（図３（ｇ）参照））
となる。このことを図４にさらに具体的に示す。図４
は、本比較例の図３（ｅ）に示す手順の終了時に形成さ
れているバーズビーク４Ａ端近傍の酸化膜厚分布の測定
結果である。図の横軸は、ストライプ形状の窒化ケイ素
膜３の中央（図３（ｅ）中の点Ｏ）から開口部２０に向
けての距離ｘであり、縦軸は酸化ケイ素膜４の厚さｙで
ある。窒化ケイ素膜３の幅寸法は１μｍであることか
ら、窒化ケイ素膜３中央からｘ＝０〜０．５μｍ（＝５
００ｎｍ）までの領域において酸化ケイ素膜４の厚さｙ
が均一であれば、酸化ケイ素膜４除去後に理想的なシリ
コン基板１の平坦表面を得ることができることになる。
しかし、本比較例においては、図４に示すように、酸化
ケイ素膜４の厚さｙが均一な領域はバーズビーク４Ａの
成長によってｘ＝０〜０．２８μｍ（＝２８０ｎｍ）の
領域にまで減少してしまい、その他のｘ＝０．２８〜
０．５μｍの領域は傾斜した面１Ａとなる。これによ
り、その後の工程で、例えばトランジスタパターン等を
シリコン基板１表面に露光法を使用してプリントする場
合に寸法ズレが生じ、微細加工の妨げになるという問題
があった。
【００３４】これに対し、本実施例においては、図１
（ｇ）に示した追酸化手順において、バーズビーク４Ａ
（及び残存していればパッド膜２）が主として酸化さ
れ、バーズビークであった部分４Ｃの酸化膜厚がほぼ一
様になる。このことを以下に詳細に説明する。
（ｇ）に示した追酸化手順において、バーズビーク４Ａ
（及び残存していればパッド膜２）が主として酸化さ
れ、バーズビークであった部分４Ｃの酸化膜厚がほぼ一
様になる。このことを以下に詳細に説明する。
【００３５】一般に、シリコン基板１の酸化反応では、
酸素・Ｈ2Ｏ等の酸化種がシリコン基板１と表面で反応
して酸化ケイ素膜４が形成されることとなる。このとき
酸化の極初期においては露出したシリコン基板１と酸化
種が直接反応してきわめて薄い酸化ケイ素膜４が形成さ
れるが、その後は、既に形成された酸化ケイ素膜４中を
酸化種が拡散し、酸化ケイ素膜４とシリコン基板１との
界面に達したところで酸化反応が拡散律速により進行す
る。よってすなわち、既に形成された酸化ケイ素膜４の
厚さに分布がある場合は、酸化膜厚が薄い領域から順番
に酸化反応が開始されることになる。
酸素・Ｈ2Ｏ等の酸化種がシリコン基板１と表面で反応
して酸化ケイ素膜４が形成されることとなる。このとき
酸化の極初期においては露出したシリコン基板１と酸化
種が直接反応してきわめて薄い酸化ケイ素膜４が形成さ
れるが、その後は、既に形成された酸化ケイ素膜４中を
酸化種が拡散し、酸化ケイ素膜４とシリコン基板１との
界面に達したところで酸化反応が拡散律速により進行す
る。よってすなわち、既に形成された酸化ケイ素膜４の
厚さに分布がある場合は、酸化膜厚が薄い領域から順番
に酸化反応が開始されることになる。
【００３６】したがって、本実施例の図１（ｇ）の手順
で露出した全面が追酸化されるとき、開口部２０から離
れるに従って膜厚が減少する形状であったバーズビーク
４Ａ（図１（ｆ）参照）は、開口部２０から離れたとこ
ろほど速く酸化が進行することとなるので、結果として
追酸化が終了した後にはバーズビークであった部分４Ｃ
の膜厚はほぼ一様になる。これを図５にさらに具体的に
示す。図５は、図１（ｇ）の状態におけるバーズビーク
であった部分４Ｃ近傍の酸化膜厚分布の測定結果であ
る。図４と比較すると、追酸化の分全体の酸化ケイ素膜
４の膜厚ｙが増加しているが、膜厚ｙが均一である領域
は、ｘ〜０〜０．４μｍ（＝４００ｎｍ）にまで広がっ
ていることがわかる。したがって、図１（ｈ）の手順
で、周辺の不要な酸化ケイ素膜４とともにバーズビーク
であった部分４Ｃが除去されるとき、除去された後のシ
リコン基板１をほぼ平坦な面１Ｂ（図１（ｈ））とする
ことができる。
で露出した全面が追酸化されるとき、開口部２０から離
れるに従って膜厚が減少する形状であったバーズビーク
４Ａ（図１（ｆ）参照）は、開口部２０から離れたとこ
ろほど速く酸化が進行することとなるので、結果として
追酸化が終了した後にはバーズビークであった部分４Ｃ
の膜厚はほぼ一様になる。これを図５にさらに具体的に
示す。図５は、図１（ｇ）の状態におけるバーズビーク
であった部分４Ｃ近傍の酸化膜厚分布の測定結果であ
る。図４と比較すると、追酸化の分全体の酸化ケイ素膜
４の膜厚ｙが増加しているが、膜厚ｙが均一である領域
は、ｘ〜０〜０．４μｍ（＝４００ｎｍ）にまで広がっ
ていることがわかる。したがって、図１（ｈ）の手順
で、周辺の不要な酸化ケイ素膜４とともにバーズビーク
であった部分４Ｃが除去されるとき、除去された後のシ
リコン基板１をほぼ平坦な面１Ｂ（図１（ｈ））とする
ことができる。
【００３７】本実施例によれば、選択酸化後の半導体素
子形成領域上の酸化膜厚ｙの均一領域を拡大することが
できるので、半導体素子形成領域上の酸化ケイ素膜４除
去後のシリコン基板１表面の平坦領域を拡大することが
でき、半導体素子の高集積化を促進することができると
いう効果がある。
子形成領域上の酸化膜厚ｙの均一領域を拡大することが
できるので、半導体素子形成領域上の酸化ケイ素膜４除
去後のシリコン基板１表面の平坦領域を拡大することが
でき、半導体素子の高集積化を促進することができると
いう効果がある。
【００３８】なお、上記第１の実施例においては、パッ
ド膜２の膜厚を１５ｎｍ、窒化ケイ素膜３の膜厚を１５
０ｎｍ、ストライプ状の開口部２０の幅１μｍ・間隔１
μｍとしたが、これに限られるものではない。また、１
０００℃において酸化膜厚が０．４μｍとなるような条
件で選択酸化を行ったが、これに限られるものではな
い。また、追酸化においては、１０００℃で酸化膜厚が
１００ｎｍ成長するような酸化条件で追酸化を行った
が、これに限られず、バーズビークであった部分４Ｃの
追酸化後の酸化膜厚がほぼ一様になるような酸化条件
（酸化温度・時間・酸化雰囲気等）に適宜調整すれば足
りる。例えば、時間条件として、その酸化温度において
少なくとも５ｎｍの酸化膜が形成される時間以上の間と
してもよいし、できれば１０ｎｍ以上の厚さが酸化され
るまでとしてもよいし、また９５０℃以上の酸化温度で
１分間以上の間追酸化してもよい。
ド膜２の膜厚を１５ｎｍ、窒化ケイ素膜３の膜厚を１５
０ｎｍ、ストライプ状の開口部２０の幅１μｍ・間隔１
μｍとしたが、これに限られるものではない。また、１
０００℃において酸化膜厚が０．４μｍとなるような条
件で選択酸化を行ったが、これに限られるものではな
い。また、追酸化においては、１０００℃で酸化膜厚が
１００ｎｍ成長するような酸化条件で追酸化を行った
が、これに限られず、バーズビークであった部分４Ｃの
追酸化後の酸化膜厚がほぼ一様になるような酸化条件
（酸化温度・時間・酸化雰囲気等）に適宜調整すれば足
りる。例えば、時間条件として、その酸化温度において
少なくとも５ｎｍの酸化膜が形成される時間以上の間と
してもよいし、できれば１０ｎｍ以上の厚さが酸化され
るまでとしてもよいし、また９５０℃以上の酸化温度で
１分間以上の間追酸化してもよい。
【００３９】本発明の第２の実施例を図６及び図７によ
り説明する。本実施例は、開口部を形成する手順が異な
る実施例である。第１の実施例と同等の部材・手順には
同一の符号を付す。本実施例による素子分離用酸化膜形
成手順の製造フローチャートを図６に示し、このときの
各手順におけるシリコン基板（ウエハ）断面の変化を示
す概念図を図７に示す。図６及び図７において、本実施
例が第１の実施例と異なる点は、開口部２３０を形成す
るために窒化ケイ素膜３を一部除去する手順１０４の後
に、さらに開口部２３０を介してシリコン基板１を厚さ
１０ｎｍ以上エッチングで除去し段差を形成する（図７
（ｄ））手順２１０が設けられていることである。これ
以降の手順１０５〜手順１０９は第１の実施例と同様で
ある。ただし、追酸化時の酸化量は、第１の実施例と同
等か第１の実施例よりも多めになる。
り説明する。本実施例は、開口部を形成する手順が異な
る実施例である。第１の実施例と同等の部材・手順には
同一の符号を付す。本実施例による素子分離用酸化膜形
成手順の製造フローチャートを図６に示し、このときの
各手順におけるシリコン基板（ウエハ）断面の変化を示
す概念図を図７に示す。図６及び図７において、本実施
例が第１の実施例と異なる点は、開口部２３０を形成す
るために窒化ケイ素膜３を一部除去する手順１０４の後
に、さらに開口部２３０を介してシリコン基板１を厚さ
１０ｎｍ以上エッチングで除去し段差を形成する（図７
（ｄ））手順２１０が設けられていることである。これ
以降の手順１０５〜手順１０９は第１の実施例と同様で
ある。ただし、追酸化時の酸化量は、第１の実施例と同
等か第１の実施例よりも多めになる。
【００４０】本実施例によっても、第１の実施例と同様
の効果を得られる。またこれに加え、開口部２３０にお
いてシリコン基板１を１０ｎｍ以上エッチングして段差
を形成するので、厚い酸化ケイ素膜４を形成する時にこ
の酸化ケイ素膜４の表面がシリコン基板１表面から盛り
上がる量を抑えることができる。よって、後でトランジ
スタパターン等を露光法を使用してプリントする際の段
差を小さく抑えることができる効果がある。
の効果を得られる。またこれに加え、開口部２３０にお
いてシリコン基板１を１０ｎｍ以上エッチングして段差
を形成するので、厚い酸化ケイ素膜４を形成する時にこ
の酸化ケイ素膜４の表面がシリコン基板１表面から盛り
上がる量を抑えることができる。よって、後でトランジ
スタパターン等を露光法を使用してプリントする際の段
差を小さく抑えることができる効果がある。
【００４１】本発明の第３の実施例を図８及び図９によ
り説明する。本実施例は、パッド膜２と窒化ケイ素膜３
との間に多結晶シリコン膜を堆積する実施例である。第
１及び第２の実施例と同等の部材及び手順には同一の符
号を付す。
り説明する。本実施例は、パッド膜２と窒化ケイ素膜３
との間に多結晶シリコン膜を堆積する実施例である。第
１及び第２の実施例と同等の部材及び手順には同一の符
号を付す。
【００４２】本実施例による素子分離用酸化膜形成手順
の製造フローチャートを図８に示し、このときの各手順
におけるシリコン基板（ウエハ）断面の変化を示す概念
図を図９に示す。図８において、まず、手順１０１で素
子分離酸化を開始し、手順１０２でシリコン基板１（図
９（ａ））の表面に熱酸化法を使用し、例えば１５ｎｍ
の膜厚でパッド膜２を形成する。（図９（ｂ））。その
後、手順１０３に移る前に手順３１１でパッド膜２上に
多結晶シリコン薄膜３１１を堆積する。そして手順１０
３で例えば１５０ｎｍの膜厚で窒化ケイ素膜３を堆積す
る（図９（ｃ））。なお、パッド膜２は必ずしも必要で
はなく、手順１０１から手順３１１に移って多結晶シリ
コン薄膜３０７を直接シリコン基板１表面に堆積しても
よい。
の製造フローチャートを図８に示し、このときの各手順
におけるシリコン基板（ウエハ）断面の変化を示す概念
図を図９に示す。図８において、まず、手順１０１で素
子分離酸化を開始し、手順１０２でシリコン基板１（図
９（ａ））の表面に熱酸化法を使用し、例えば１５ｎｍ
の膜厚でパッド膜２を形成する。（図９（ｂ））。その
後、手順１０３に移る前に手順３１１でパッド膜２上に
多結晶シリコン薄膜３１１を堆積する。そして手順１０
３で例えば１５０ｎｍの膜厚で窒化ケイ素膜３を堆積す
る（図９（ｃ））。なお、パッド膜２は必ずしも必要で
はなく、手順１０１から手順３１１に移って多結晶シリ
コン薄膜３０７を直接シリコン基板１表面に堆積しても
よい。
【００４３】次に、手順３１２において、厚い素子分離
用酸化膜を形成したい領域上の窒化ケイ素膜３及び多結
晶シリコン薄膜３０７をエッチング除去し、例えば幅１
μｍ・間隔１μｍのストライプ状に開口部３４０を形成
してパッド膜２を露出させた（図９（ｄ））後、手順１
０５でこの開口部３４０を介してシリコン基板１を熱酸
化法によって選択的に酸化し、厚い酸化ケイ素膜４を形
成する（図９（ｅ））。このときの酸化条件としては、
例えば１０００℃において酸化膜厚が０．４μｍとなる
ような条件において熱酸化を行う。この酸化時に、窒化
ケイ素膜３の開口部３４０端近傍においては、第１及び
第２の実施例同様、窒化ケイ素膜３の下（及び、もし残
存していれば多結晶シリコン薄膜３０７の下あるいは多
結晶シリコン薄膜３０７が酸化され、あるいはパッド膜
２が成長し）バーズビーク４Ａが形成されることにな
る。
用酸化膜を形成したい領域上の窒化ケイ素膜３及び多結
晶シリコン薄膜３０７をエッチング除去し、例えば幅１
μｍ・間隔１μｍのストライプ状に開口部３４０を形成
してパッド膜２を露出させた（図９（ｄ））後、手順１
０５でこの開口部３４０を介してシリコン基板１を熱酸
化法によって選択的に酸化し、厚い酸化ケイ素膜４を形
成する（図９（ｅ））。このときの酸化条件としては、
例えば１０００℃において酸化膜厚が０．４μｍとなる
ような条件において熱酸化を行う。この酸化時に、窒化
ケイ素膜３の開口部３４０端近傍においては、第１及び
第２の実施例同様、窒化ケイ素膜３の下（及び、もし残
存していれば多結晶シリコン薄膜３０７の下あるいは多
結晶シリコン薄膜３０７が酸化され、あるいはパッド膜
２が成長し）バーズビーク４Ａが形成されることにな
る。
【００４４】手順１０５の酸化完了後に、手順３１３に
移って窒化ケイ素膜３（及び残存している多結晶シリコ
ン薄膜３０７）を除去する（図９（ｆ））。このとき、
窒化ケイ素膜３（及び多結晶シリコン薄膜３０７）が完
全に除去されてさえいれば、素子分離用酸化膜４若しく
は残存しているパッド膜２の一部が除去されて、シリコ
ン基板１が露出しても構わない。そして手順１０７で、
厚い酸化ケイ素膜４及びバーズビーク４Ａ（及び、もし
残存していればパッド膜２）を露出させた状態で、例え
ば１０００℃で酸化膜厚が１００ｎｍ成長するような酸
化条件で全面を再び追酸化する（図９（ｇ））。
移って窒化ケイ素膜３（及び残存している多結晶シリコ
ン薄膜３０７）を除去する（図９（ｆ））。このとき、
窒化ケイ素膜３（及び多結晶シリコン薄膜３０７）が完
全に除去されてさえいれば、素子分離用酸化膜４若しく
は残存しているパッド膜２の一部が除去されて、シリコ
ン基板１が露出しても構わない。そして手順１０７で、
厚い酸化ケイ素膜４及びバーズビーク４Ａ（及び、もし
残存していればパッド膜２）を露出させた状態で、例え
ば１０００℃で酸化膜厚が１００ｎｍ成長するような酸
化条件で全面を再び追酸化する（図９（ｇ））。
【００４５】その後、手順１０８に移り、第１及び第２
の実施例同様、周辺に形成された不要な酸化ケイ素膜４
を除去するために、酸化ケイ素膜４全体を上から所定厚
さだけ除去して素子分離用酸化膜４Ｂを形成し、手順１
０９に移ってこのフローを終了する。
の実施例同様、周辺に形成された不要な酸化ケイ素膜４
を除去するために、酸化ケイ素膜４全体を上から所定厚
さだけ除去して素子分離用酸化膜４Ｂを形成し、手順１
０９に移ってこのフローを終了する。
【００４６】本実施例によっても、第１の実施例と同様
の効果を得る。またこれに加えて、バーズビーク４Ａが
形成されるとき消費されるシリコンの一部が多結晶シリ
コン薄膜３０７から供給され、シリコン基板１から消費
されるシリコンが減少するので、基板側のバーズビーク
成長を相対的に抑制することができるという効果もあ
る。
の効果を得る。またこれに加えて、バーズビーク４Ａが
形成されるとき消費されるシリコンの一部が多結晶シリ
コン薄膜３０７から供給され、シリコン基板１から消費
されるシリコンが減少するので、基板側のバーズビーク
成長を相対的に抑制することができるという効果もあ
る。
【００４７】本発明の第４の実施例を図１０により説明
する。本実施例は、上記第１〜第３の実施例による手順
で形成した素子分離用酸化膜を備えたＭＯＳ型トランジ
スタの製造方法の実施例である。第１〜第３の実施例と
同等の部材・手順には同一の符号を付す。本実施例によ
るＭＯＳ型トランジスタの製造方法の各手順におけるシ
リコン基板（ウエハ）断面の変化を示す概念図を図１０
に示す。図１０において、本実施例で製造するＭＯＳ型
トランジスタは、例えばメモリ回路あるいは演算回路等
に使用されるものである。まず、第１〜第３の実施例の
いずれかの方法で素子分離用酸化膜４Ｂを形成する（図
１０（ａ））。その後、シリコン基板１表面にＭＯＳ型
トランジスタのゲート酸化膜４０８を形成する（図１０
（ｂ））。そしてさらに、ゲート酸化膜４０８上にゲー
ト電極４０９として例えば多結晶シリコン薄膜を堆積
し、ゲート電極としてエッチング加工を行う（図
（ｃ））。なお、ゲート電極材質は多結晶シリコンに限
定されるものではなく、Ｗ、Ｔｉ等の高融点金属材料あ
るいはこれら高融点金属材料ないしはコバルト、ニッケ
ル等とのシリサイド合金あるいはこれらと多結晶シリコ
ン薄膜との積層構造であっても構わない。
する。本実施例は、上記第１〜第３の実施例による手順
で形成した素子分離用酸化膜を備えたＭＯＳ型トランジ
スタの製造方法の実施例である。第１〜第３の実施例と
同等の部材・手順には同一の符号を付す。本実施例によ
るＭＯＳ型トランジスタの製造方法の各手順におけるシ
リコン基板（ウエハ）断面の変化を示す概念図を図１０
に示す。図１０において、本実施例で製造するＭＯＳ型
トランジスタは、例えばメモリ回路あるいは演算回路等
に使用されるものである。まず、第１〜第３の実施例の
いずれかの方法で素子分離用酸化膜４Ｂを形成する（図
１０（ａ））。その後、シリコン基板１表面にＭＯＳ型
トランジスタのゲート酸化膜４０８を形成する（図１０
（ｂ））。そしてさらに、ゲート酸化膜４０８上にゲー
ト電極４０９として例えば多結晶シリコン薄膜を堆積
し、ゲート電極としてエッチング加工を行う（図
（ｃ））。なお、ゲート電極材質は多結晶シリコンに限
定されるものではなく、Ｗ、Ｔｉ等の高融点金属材料あ
るいはこれら高融点金属材料ないしはコバルト、ニッケ
ル等とのシリサイド合金あるいはこれらと多結晶シリコ
ン薄膜との積層構造であっても構わない。
【００４８】この後の、配線工程あるいはパッシベーシ
ョン膜形成工程等は公知の方法で足りるので、説明を省
略する。
ョン膜形成工程等は公知の方法で足りるので、説明を省
略する。
【００４９】本実施例によれば、第１〜第３の実施例と
同様、シリコン基板１表面の平坦領域を拡大することが
できる。よって、ＭＯＳ型トランジスタの集積度を向上
させることができるという効果がある。
同様、シリコン基板１表面の平坦領域を拡大することが
できる。よって、ＭＯＳ型トランジスタの集積度を向上
させることができるという効果がある。
【００５０】本発明の第５の実施例を図１１により説明
する。本実施例は、上記第１〜第３の実施例による手順
で形成した素子分離用酸化膜を備えたフラッシュメモリ
の製造方法の実施例である。第１〜第４の実施例と同等
の部材・手順には同一の符号を付す。本実施例によるフ
ラッシュメモリの製造方法の各手順におけるシリコン基
板（ウエハ）の断面の変化を示す概念図を図１１に示
す。図１１において、まず、第１〜第３の実施例のいず
れかの方法で素子分離用酸化膜４Ｂを形成する（図１１
（ａ）。その後、シリコン基板１表面にＭＯＳ型トラン
ジスタのトンネル酸化膜５１１を形成する（図１１
（ｂ））。このトンネル酸化膜５１１上に浮遊電極５１
０として例えば多結晶シリコン薄膜を堆積し、電極とし
てエッチング加工を行う（図１１（ｃ））。そしてさら
に、この浮遊電極５１０上にシリコン酸化膜あるいは窒
化ケイ素膜あるいはこれらの積層構造膜からなる絶縁膜
５１２を形成し（図１１（ｄ））、その上に制御電極５
１３として例えば多結晶シリコン薄膜を形成する。（図
１１（ｅ））。なお、浮遊電極５１０あるいは制御電極
５１３の材質は、多結晶シリコンに限定されるものでは
なく、Ｗ、Ｔｉ等の高融点金属材料あるいはこれらの高
融点金属材料ないしコバルトあるいはニッケル等とのシ
リサイド合金あるいはこれらと多結晶シリコン薄膜との
積層構造膜であっても構わない。
する。本実施例は、上記第１〜第３の実施例による手順
で形成した素子分離用酸化膜を備えたフラッシュメモリ
の製造方法の実施例である。第１〜第４の実施例と同等
の部材・手順には同一の符号を付す。本実施例によるフ
ラッシュメモリの製造方法の各手順におけるシリコン基
板（ウエハ）の断面の変化を示す概念図を図１１に示
す。図１１において、まず、第１〜第３の実施例のいず
れかの方法で素子分離用酸化膜４Ｂを形成する（図１１
（ａ）。その後、シリコン基板１表面にＭＯＳ型トラン
ジスタのトンネル酸化膜５１１を形成する（図１１
（ｂ））。このトンネル酸化膜５１１上に浮遊電極５１
０として例えば多結晶シリコン薄膜を堆積し、電極とし
てエッチング加工を行う（図１１（ｃ））。そしてさら
に、この浮遊電極５１０上にシリコン酸化膜あるいは窒
化ケイ素膜あるいはこれらの積層構造膜からなる絶縁膜
５１２を形成し（図１１（ｄ））、その上に制御電極５
１３として例えば多結晶シリコン薄膜を形成する。（図
１１（ｅ））。なお、浮遊電極５１０あるいは制御電極
５１３の材質は、多結晶シリコンに限定されるものでは
なく、Ｗ、Ｔｉ等の高融点金属材料あるいはこれらの高
融点金属材料ないしコバルトあるいはニッケル等とのシ
リサイド合金あるいはこれらと多結晶シリコン薄膜との
積層構造膜であっても構わない。
【００５１】この後の、配線工程あるいはパッシベーシ
ョン膜形成等の工程は公知の方法で足りるので、説明を
省略する。
ョン膜形成等の工程は公知の方法で足りるので、説明を
省略する。
【００５２】本実施例によれば、第１〜第３の実施例と
同様、シリコン基板１表面の平坦領域を拡大することが
できる。よって、フラッシュメモリの集積度を向上させ
ることができるという効果がある。
同様、シリコン基板１表面の平坦領域を拡大することが
できる。よって、フラッシュメモリの集積度を向上させ
ることができるという効果がある。
【００５３】
【発明の効果】本発明によれば、第６の手順で、窒化ケ
イ素膜除去後に追酸化を施すので、酸化膜厚が均一な領
域を大幅に拡張することができる。よって、シリコン基
板表面を十分に平坦化することができ、半導体素子、例
えばＭＯＳ型トランジスタやフラッシュメモリの集積度
向上を促進することができる。
イ素膜除去後に追酸化を施すので、酸化膜厚が均一な領
域を大幅に拡張することができる。よって、シリコン基
板表面を十分に平坦化することができ、半導体素子、例
えばＭＯＳ型トランジスタやフラッシュメモリの集積度
向上を促進することができる。
【００５４】また、第２の手順で開口部を形成すると
き、シリコン基板を表面から１０ｎｍ以上除去するの
で、後にトランジスタパターン等を露光法を使用してプ
リントする際の段差を小さく抑えることができる。さら
に、第１の手順で、多結晶シリコン薄膜又は多結晶シリ
コン薄膜・パッド膜を介してシリコン基板上に窒化ケイ
素膜を堆積するので、第３の手順における基板側のバー
ズビーク成長を相対的に抑制することができる。
き、シリコン基板を表面から１０ｎｍ以上除去するの
で、後にトランジスタパターン等を露光法を使用してプ
リントする際の段差を小さく抑えることができる。さら
に、第１の手順で、多結晶シリコン薄膜又は多結晶シリ
コン薄膜・パッド膜を介してシリコン基板上に窒化ケイ
素膜を堆積するので、第３の手順における基板側のバー
ズビーク成長を相対的に抑制することができる。
【図１】本発明の第１の実施例による素子分離用酸化膜
形成手順におけるシリコン基板断面の変化を示す概念図
である。
形成手順におけるシリコン基板断面の変化を示す概念図
である。
【図２】図１に示した素子分離用酸化膜形成手順の製造
フローチャートである。
フローチャートである。
【図３】第１の実施例の比較例による素子分離用酸化膜
形成手順におけるシリコン基板断面の変化を示す概念図
である。
形成手順におけるシリコン基板断面の変化を示す概念図
である。
【図４】図３（ｅ）に示した手順の終了時に形成されて
いるバーズビーク端近傍の酸化膜厚分布の測定結果を示
す図である。
いるバーズビーク端近傍の酸化膜厚分布の測定結果を示
す図である。
【図５】図１（ｇ）に示した手順の終了時に形成されて
いるバーズビーク端近傍の酸化膜厚分布の測定結果を示
す図である。
いるバーズビーク端近傍の酸化膜厚分布の測定結果を示
す図である。
【図６】本発明の第２の実施例による素子分離用酸化膜
形成手順の製造フローチャートである。
形成手順の製造フローチャートである。
【図７】図６に示した素子分離用酸化膜形成手順におけ
るシリコン基板断面の変化を示す概念図である。
るシリコン基板断面の変化を示す概念図である。
【図８】本発明の第３の実施例による素子分離用酸化膜
形成手順の製造フローチャートである。
形成手順の製造フローチャートである。
【図９】図８に示した素子分離用酸化膜形成手順におけ
るシリコン基板断面の変化を示す概念図である。
るシリコン基板断面の変化を示す概念図である。
【図１０】本発明の第４の実施例によるＭＯＳ型トラン
ジスタの製造方法の各手順におけるシリコン基板断面の
変化を示す概念図である。
ジスタの製造方法の各手順におけるシリコン基板断面の
変化を示す概念図である。
【図１１】本発明の第５の実施例によるフラッシュメモ
リの製造方法の各手順におけるシリコン基板断面の変化
を示す概念図である。
リの製造方法の各手順におけるシリコン基板断面の変化
を示す概念図である。
１ シリコン基板 １Ａ 傾斜した面 １Ｂ ほぼ平坦な面 ２ パッド膜 ３ 窒化ケイ素膜 ４ 酸化ケイ素膜 ４Ａ バーズビーク ４Ｂ 素子分離用酸化膜 ４Ｃ バーズビークであった部分 ２０ 開口部 ２３０ 開口部 ３０７ 多結晶シリコン薄膜 ３４０ 開口部 ４０８ ゲート酸化膜 ４０９ ゲート電極 ５１０ 浮遊電極 ５１１ トンネル酸化膜 ５１２ 絶縁膜 ５１３ 制御電極
フロントページの続き (72)発明者 斉藤 直人 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内
Claims (13)
- 【請求項１】 シリコン基板上に少なくとも１つの薄膜
を形成する第１の手順と、前記薄膜のうちの少なくとも
１つに所定領域を露出させる開口部を形成する第２の手
順と、この開口部を介して前記シリコン基板を選択的に
酸化し、前記所定領域に対応した酸化膜を形成する第３
の手順と、この酸化膜以外の薄膜を除去し、前記酸化膜
及びシリコン基板のうち少なくとも前記酸化膜を露出さ
せる第４の手順と、前記酸化膜のうち前記所定領域の周
辺に形成された不要部分を除去することにより素子分離
用酸化膜を形成する第５の手順とを有する半導体装置の
製造方法において、 前記第４の手順が終了し少なくとも前記酸化膜が露出さ
れた状態において、露出面全面を追酸化する第６の手順
をさらに有し、 かつ、前記第５の手順は、前記第６の手順までに形成さ
れた酸化膜のうち前記所定領域の周辺に形成された不要
部分を除去することにより素子分離用酸化膜を形成する
手順であることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上にパッ
ド膜を介して窒化ケイ素膜を堆積する手順であり、前記
第２の手順は、少なくとも前記パッド膜が露出するよう
に前記窒化ケイ素膜の一部を除去して開口部を形成する
手順であり、前記第４の手順は、前記窒化ケイ素膜及び
パッド膜のうち少なくとも窒化ケイ素膜を除去し、前記
酸化膜及びシリコン基板のうち少なくとも酸化膜を露出
させる手順であることを特徴とする半導体装置の製造方
法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上に窒化
ケイ素膜を直接堆積する手順であり、前記第２の手順
は、前記シリコン基板が露出するように前記窒化ケイ素
膜の一部を除去して開口部を形成する手順であり、前記
第４の手順は、前記窒化ケイ素膜を除去し前記酸化膜及
びシリコン基板のうち少なくとも酸化膜を露出させる手
順であることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上にパッ
ド膜を介して窒化ケイ素膜を堆積する手順であり、前記
第２の手順は、前記シリコン基板が露出するように前記
窒化ケイ素膜及びパッド膜の一部を除去して開口部を形
成する手順であり、前記第４の手順は、前記窒化ケイ素
膜及びパッド膜のうち少なくとも窒化ケイ素膜を除去
し、前記酸化膜及びシリコン基板のうち少なくとも酸化
膜を露出させる手順であることを特徴とする半導体装置
の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、前記第２の手順で開口部を形成するとき、前記
シリコン基板を表面から１０ｎｍ以上除去することを特
徴とする半導体装置の製造方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上にパッ
ド膜及び多結晶シリコン薄膜を介して窒化ケイ素膜を堆
積する手順であり、前記第２の手順は、前記パッド膜が
露出するように前記窒化ケイ素膜及び多結晶シリコン薄
膜の一部を除去して開口部を形成する手順であり、前記
第４の手順は、前記窒化ケイ素膜、多結晶シリコン膜、
及びパッド膜のうち少なくとも窒化ケイ素膜及び多結晶
シリコン膜を除去し、前記酸化膜及びシリコン基板のう
ち少なくとも酸化膜を露出させる手順であることを特徴
とする半導体装置の製造方法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の手順は、前記シリコン基板上に多結
晶シリコン薄膜を介して窒化ケイ素膜を堆積する手順で
あり、前記第２の手順は、前記シリコン基板が露出する
ように前記窒化ケイ素膜及び多結晶シリコン薄膜の一部
を除去して開口部を形成する手順であり、前記第４の手
順は、前記窒化ケイ素膜及び多結晶シリコン膜を除去
し、前記酸化膜及びシリコン基板のうち少なくとも酸化
膜を露出させる手順であることを特徴とする半導体装置
の製造方法。 - 【請求項８】 請求項１記載の半導体装置の製造方法に
おいて、前記第２の手順は、前記薄膜のうちの少なくと
も１つの所定領域をエッチング除去することにより、開
口部を形成する手順であることを特徴とする半導体装置
の製造方法。 - 【請求項９】 請求項１記載の半導体装置の製造方法に
おいて、前記第６の手順の追酸化は、１０ｎｍ以上の厚
さが酸化されるまで行われることを特徴とする半導体装
置の製造方法。 - 【請求項１０】 請求項１記載の半導体装置の製造方法
において、前記第６の手順の追酸化は、その酸化温度に
おいて５ｎｍの酸化膜が形成される時間以上の間行われ
ることを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項１記載の半導体装置の製造方法
において、前記第６の手順の追酸化は、９５０℃以上の
酸化温度で１分間以上の間行われることを特徴とする半
導体装置の製造方法。 - 【請求項１２】 シリコン基板上に形成した薄膜の少な
くとも１つに、所定領域を露出させる開口部を形成し、
この開口部を介して前記シリコン基板を選択的に酸化し
て前記所定領域に対応した酸化膜を形成した後、この酸
化膜以外の薄膜を除去して前記酸化膜及びシリコン基板
のうち少なくとも前記酸化膜を露出させ、この露出面全
面を追酸化した後、形成されている酸化膜のうち前記所
定領域の周辺部分を除去することにより、素子分離用酸
化膜を形成したことを特徴とする半導体装置。 - 【請求項１３】 選択酸化法を使用してシリコン基板の
所定領域に酸化膜を形成した後、この酸化膜以外の薄膜
を除去して前記酸化膜及びシリコン基板のうち少なくと
も前記酸化膜を露出させ、この露出面全面を追酸化した
後、形成されている酸化膜のうち前記所定領域の周辺部
分を除去することにより、素子分離用酸化膜を形成した
ことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109585A JPH08306678A (ja) | 1995-05-08 | 1995-05-08 | 半導体装置の製造方法及び半導体装置 |
| TW085105149A TW326099B (en) | 1995-05-08 | 1996-04-30 | Semiconductor device and the process of manufacturing the same |
| PCT/JP1996/001193 WO1996036073A1 (fr) | 1995-05-08 | 1996-05-01 | Dispositif a semi-conducteur et sa fabrication |
| KR1019970707841A KR19990008315A (ko) | 1995-05-08 | 1996-05-01 | 반도체장치 및 그 제조방법 |
| IN824CA1996 IN187708B (ja) | 1995-05-08 | 1996-05-06 | |
| MYPI96001700A MY132186A (en) | 1995-05-08 | 1996-05-06 | Semiconductor device and process for producing the same. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109585A JPH08306678A (ja) | 1995-05-08 | 1995-05-08 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306678A true JPH08306678A (ja) | 1996-11-22 |
Family
ID=14514002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7109585A Pending JPH08306678A (ja) | 1995-05-08 | 1995-05-08 | 半導体装置の製造方法及び半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH08306678A (ja) |
| KR (1) | KR19990008315A (ja) |
| IN (1) | IN187708B (ja) |
| MY (1) | MY132186A (ja) |
| TW (1) | TW326099B (ja) |
| WO (1) | WO1996036073A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139263A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Method of selective oxidation of silicon substrate |
| JPS5249771A (en) * | 1975-10-17 | 1977-04-21 | Matsushita Electric Ind Co Ltd | Process for production of semiconductor device |
| JPS5739551A (en) * | 1980-08-21 | 1982-03-04 | Seiko Epson Corp | Manufacture of selectively oxidized mask |
| JPH0628282B2 (ja) * | 1984-09-19 | 1994-04-13 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3403210B2 (ja) * | 1992-02-14 | 2003-05-06 | 富士通株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-05-08 JP JP7109585A patent/JPH08306678A/ja active Pending
-
1996
- 1996-04-30 TW TW085105149A patent/TW326099B/zh active
- 1996-05-01 WO PCT/JP1996/001193 patent/WO1996036073A1/ja not_active Ceased
- 1996-05-01 KR KR1019970707841A patent/KR19990008315A/ko not_active Ceased
- 1996-05-06 IN IN824CA1996 patent/IN187708B/en unknown
- 1996-05-06 MY MYPI96001700A patent/MY132186A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IN187708B (ja) | 2002-06-08 |
| WO1996036073A1 (fr) | 1996-11-14 |
| KR19990008315A (ko) | 1999-01-25 |
| MY132186A (en) | 2007-09-28 |
| TW326099B (en) | 1998-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US6333228B1 (en) | Method to improve the control of bird's beak profile of poly in split gate flash | |
| JPH08306678A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05190811A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2002075905A (ja) | 半導体装置の製造方法 | |
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| JP3019998B2 (ja) | 半導体膜の製造方法 | |
| JP3093600B2 (ja) | 半導体装置の製造方法 | |
| JPH0629554A (ja) | 半導体装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JPH11135788A (ja) | 半導体装置の製造方法 | |
| JPH0982699A (ja) | 半導体装置の製造方法 | |
| JPH08203882A (ja) | 半導体装置の製造方法 | |
| JPH0750274A (ja) | 選択タングステン成長によるパターンの形成方法 | |
| JPH0917893A (ja) | 半導体装置の製造方法 | |
| JPH0846195A (ja) | 半導体装置の製造方法 | |
| JPH06132282A (ja) | 半導体装置の製造方法 | |
| JPS6310572A (ja) | 半導体装置の製造方法 | |
| JPS5939070A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |