JPH0837104A - チップ型抵抗器の製造方法 - Google Patents
チップ型抵抗器の製造方法Info
- Publication number
- JPH0837104A JPH0837104A JP6169749A JP16974994A JPH0837104A JP H0837104 A JPH0837104 A JP H0837104A JP 6169749 A JP6169749 A JP 6169749A JP 16974994 A JP16974994 A JP 16974994A JP H0837104 A JPH0837104 A JP H0837104A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- front electrode
- slits
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 49
- 238000009966 trimming Methods 0.000 claims description 28
- 238000010304 firing Methods 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 15
- 239000002003 electrode paste Substances 0.000 abstract description 22
- 230000000740 bleeding effect Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 102100025490 Slit homolog 1 protein Human genes 0.000 abstract description 6
- 101710123186 Slit homolog 1 protein Proteins 0.000 abstract description 6
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 10
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 3
- 101700004678 SLIT3 Proteins 0.000 description 2
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
Landscapes
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 並列的に隣接する電極の毛細管現象を確実に
防止し得るチップ型抵抗器の製造方法を提供すること。 【構成】 複数の縦横スリットによって区画された絶縁
性基板１０上の各区画領域に各横スリット２と略平行に
一対又は複数対の表電極１１を印刷し焼成する表電極１
１の形成工程、対の各電極の一部と積層する抵抗体１２
を印刷し焼成する抵抗体１２形成工程、各抵抗体１２の
トリミングを行なうトリミング工程、各抵抗体１２を被
覆する１又は２以上の保護層を印刷し焼成する保護層形
成工程、各縦横スリットに沿って上記絶縁性基板１０を
分割する基板分割工程、端面電極を印刷し焼成する端面
電極形成工程、及び電極鍍金層１７を形成する鍍金層形
成工程からなるチップ型抵抗器の製造方法において、上
記表電極１１の形成工程前に、各縦横スリットの少なく
とも交差点部分を埋覆する埋覆工程を行なうようにした
ことを特徴とするチップ型抵抗器の製造方法。
防止し得るチップ型抵抗器の製造方法を提供すること。 【構成】 複数の縦横スリットによって区画された絶縁
性基板１０上の各区画領域に各横スリット２と略平行に
一対又は複数対の表電極１１を印刷し焼成する表電極１
１の形成工程、対の各電極の一部と積層する抵抗体１２
を印刷し焼成する抵抗体１２形成工程、各抵抗体１２の
トリミングを行なうトリミング工程、各抵抗体１２を被
覆する１又は２以上の保護層を印刷し焼成する保護層形
成工程、各縦横スリットに沿って上記絶縁性基板１０を
分割する基板分割工程、端面電極を印刷し焼成する端面
電極形成工程、及び電極鍍金層１７を形成する鍍金層形
成工程からなるチップ型抵抗器の製造方法において、上
記表電極１１の形成工程前に、各縦横スリットの少なく
とも交差点部分を埋覆する埋覆工程を行なうようにした
ことを特徴とするチップ型抵抗器の製造方法。
Description
【０００１】
【産業上の利用分野】本発明はチップ型抵抗器の製造方
法、更に詳細には各抵抗体の安定したトリミングを可能
にし、また縦横スリットに沿った分割を容易にするチッ
プ型抵抗器の製造方法に関する。
法、更に詳細には各抵抗体の安定したトリミングを可能
にし、また縦横スリットに沿った分割を容易にするチッ
プ型抵抗器の製造方法に関する。
【０００２】
【従来の技術】近年、チップ型抵抗器について、より小
さなチップ型抵抗器の開発（小型化）が進められてい
る。また、これに併せて各メーカーからは、一定した特
性（抵抗値）のチップ型抵抗器が求められている。
さなチップ型抵抗器の開発（小型化）が進められてい
る。また、これに併せて各メーカーからは、一定した特
性（抵抗値）のチップ型抵抗器が求められている。
【０００３】この近年のチップ型抵抗器の製造は、概ね
図１に示す方法によって行なわれており、まず複数の縦
横スリット１，２によって複数の区画領域に区画された
絶縁性基板１０上において（図１（ａ））、横スリット
２には接触しないように、各縦スリット１と交差してこ
れに積層するように表電極１１を印刷し焼成する（図１
（ｂ））。
図１に示す方法によって行なわれており、まず複数の縦
横スリット１，２によって複数の区画領域に区画された
絶縁性基板１０上において（図１（ａ））、横スリット
２には接触しないように、各縦スリット１と交差してこ
れに積層するように表電極１１を印刷し焼成する（図１
（ｂ））。
【０００４】そして、縦横スリット１，２によって区画
された各区画領域において形成された一対の表電極１１
の一部に積層するように抵抗体１２材料を印刷して焼成
し（図１（ｃ））、次いでこの抵抗体１２を被覆するよ
うに１次保護層１３を印刷して焼成した後（図１
（ｄ））、トリミングを行い（トリミング跡１４、図１
（ｅ））、このトリミング跡１４と抵抗体１２とを被覆
するように更にガラス層等の２次保護層１５を印刷し焼
成している（図１（ｆ））。
された各区画領域において形成された一対の表電極１１
の一部に積層するように抵抗体１２材料を印刷して焼成
し（図１（ｃ））、次いでこの抵抗体１２を被覆するよ
うに１次保護層１３を印刷して焼成した後（図１
（ｄ））、トリミングを行い（トリミング跡１４、図１
（ｅ））、このトリミング跡１４と抵抗体１２とを被覆
するように更にガラス層等の２次保護層１５を印刷し焼
成している（図１（ｆ））。
【０００５】上記縦スリット１に沿って絶縁性基板１０
を分割した後（図１（ｇ））、この分割した分割基板１
０’の両端面に上記各表電極１１の一部に積層する端面
電極１６を印刷して焼成し（図１（ｈ））、更に端面電
極１６を被覆するように電極鍍金層１７を形成し（図１
（ｉ））、各分割基板１０’を横スリット２に沿って更
に分割して個々のチップ型抵抗器にしている（分割基板
１０”、図１（ｊ））。最後に各種チェックを行ない、
このチェックに合格したもののみを良品として市場に送
り出すようにしている。
を分割した後（図１（ｇ））、この分割した分割基板１
０’の両端面に上記各表電極１１の一部に積層する端面
電極１６を印刷して焼成し（図１（ｈ））、更に端面電
極１６を被覆するように電極鍍金層１７を形成し（図１
（ｉ））、各分割基板１０’を横スリット２に沿って更
に分割して個々のチップ型抵抗器にしている（分割基板
１０”、図１（ｊ））。最後に各種チェックを行ない、
このチェックに合格したもののみを良品として市場に送
り出すようにしている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た方法では、１次表電極１１を形成するために縦スリッ
ト１と積層するように印刷した表電極１１としての電極
ペーストが縦スリット１に沿って流動或いはにじむとい
った毛細管現象を引き起こし（図１、参照番号１１
ａ）、並列的に隣接する他の領域に印刷された他の電極
ペーストと接触してしまうことがあり、これによって抵
抗体１２のトリミングが、他の抵抗体１２との並列的な
ものとなるなど、一定の特性（抵抗値）のチップ型抵抗
器の製造に不安を残すといった欠点がある。
た方法では、１次表電極１１を形成するために縦スリッ
ト１と積層するように印刷した表電極１１としての電極
ペーストが縦スリット１に沿って流動或いはにじむとい
った毛細管現象を引き起こし（図１、参照番号１１
ａ）、並列的に隣接する他の領域に印刷された他の電極
ペーストと接触してしまうことがあり、これによって抵
抗体１２のトリミングが、他の抵抗体１２との並列的な
ものとなるなど、一定の特性（抵抗値）のチップ型抵抗
器の製造に不安を残すといった欠点がある。
【０００７】また、絶縁性基板１０上に形成した抵抗体
１２を被覆する１次保護層１３、及び２次保護層１５が
各横スリット２に積層されているため、２次分割工程に
おいて各横スリット２に沿った絶縁性基板１０’の分割
が、スムーズにできないなどといった問題があった。
１２を被覆する１次保護層１３、及び２次保護層１５が
各横スリット２に積層されているため、２次分割工程に
おいて各横スリット２に沿った絶縁性基板１０’の分割
が、スムーズにできないなどといった問題があった。
【０００８】本発明は上述の従来の技術の欠点に着目
し、これを解決せんとしたものであり、その目的は、上
記並列的に隣接する電極の毛細管現象を確実に防止し得
るチップ型抵抗器の製造方法を提供することにある。
し、これを解決せんとしたものであり、その目的は、上
記並列的に隣接する電極の毛細管現象を確実に防止し得
るチップ型抵抗器の製造方法を提供することにある。
【０００９】本発明の他の目的は、分割工程において絶
縁性基板を各スリットに沿って容易に分割し得るチップ
型抵抗器の製造方法を提供することにある。
縁性基板を各スリットに沿って容易に分割し得るチップ
型抵抗器の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上述の目的に鑑
みてなされたものであり、その要旨とするところは、チ
ップ型抵抗器の製造方法において、表電極形成工程前
に、各縦横スリットの少なくとも交差点部分を埋覆する
埋覆工程を行なうようにしたことにある。
みてなされたものであり、その要旨とするところは、チ
ップ型抵抗器の製造方法において、表電極形成工程前
に、各縦横スリットの少なくとも交差点部分を埋覆する
埋覆工程を行なうようにしたことにある。
【００１１】上記交差点部分、又は各縦スリットの全体
の埋覆は、エチルセルローズの有機バインダー、ブチル
セルローズ、ブチルカルビトールアセテート、ターピネ
オール等の溶剤を含むペーストを用いて行なう。これに
よって絶縁性基板上に印刷した表電極としての電極ペー
ストがスリットに沿って流動或いはにじんで並列的に隣
接する他の電極ペーストと接触するのを防止して、各抵
抗体のトリミングを安定して行なうことができる。特に
加熱によって揮発し得るようなペーストを用いて各縦ス
リットの全体を埋覆すれば、各縦スリットを埋覆したペ
ーストが加熱によって揮発して、上方に積層するように
印刷した電極ペーストが焼成されると同時に中央部を分
割する。従って並列的及び直列的に印刷した全ての抵抗
体が接触せず独立し、各抵抗体のトリミングを同時に行
なうことが可能になり、従来要していた多大な手間と時
間を軽減することができる。
の埋覆は、エチルセルローズの有機バインダー、ブチル
セルローズ、ブチルカルビトールアセテート、ターピネ
オール等の溶剤を含むペーストを用いて行なう。これに
よって絶縁性基板上に印刷した表電極としての電極ペー
ストがスリットに沿って流動或いはにじんで並列的に隣
接する他の電極ペーストと接触するのを防止して、各抵
抗体のトリミングを安定して行なうことができる。特に
加熱によって揮発し得るようなペーストを用いて各縦ス
リットの全体を埋覆すれば、各縦スリットを埋覆したペ
ーストが加熱によって揮発して、上方に積層するように
印刷した電極ペーストが焼成されると同時に中央部を分
割する。従って並列的及び直列的に印刷した全ての抵抗
体が接触せず独立し、各抵抗体のトリミングを同時に行
なうことが可能になり、従来要していた多大な手間と時
間を軽減することができる。
【００１２】本発明の他の要旨は、表電極形成工程にお
いて、縦横スリットによって区画された絶縁性基板上の
各区画領域内に周囲のスリットに接触せず且つ各横スリ
ットと略平行に一対又は複数対の表電極を印刷し焼成す
るようにしたことにあり、この態様によれば、並列的に
隣接するように印刷した各表電極の接触を確実に防止す
ることができ、抵抗体のトリミングを安定して行なうこ
とができる。しかも並列的及び直列的に印刷した全ての
抵抗体が接触せず独立しているので、各抵抗体のトリミ
ングを同時に行なうこともでき、従来要していた多大な
手間と時間を軽減することができる。
いて、縦横スリットによって区画された絶縁性基板上の
各区画領域内に周囲のスリットに接触せず且つ各横スリ
ットと略平行に一対又は複数対の表電極を印刷し焼成す
るようにしたことにあり、この態様によれば、並列的に
隣接するように印刷した各表電極の接触を確実に防止す
ることができ、抵抗体のトリミングを安定して行なうこ
とができる。しかも並列的及び直列的に印刷した全ての
抵抗体が接触せず独立しているので、各抵抗体のトリミ
ングを同時に行なうこともでき、従来要していた多大な
手間と時間を軽減することができる。
【００１３】本発明の更に他の要旨は、上記方法が、上
記表電極を被覆し、且つ抵抗体を被覆した少なくとも１
の上記保護層の両端部に積層する他の表電極を印刷し焼
成する工程を含み、各電極の一部と積層した上記抵抗
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記他の表電極とによって挟持する
ようにしたことにあり、この態様によれば、表電極を広
く形成されるので、これ以後に形成される端面電極を上
記表電極に簡易に積層させることができる。
記表電極を被覆し、且つ抵抗体を被覆した少なくとも１
の上記保護層の両端部に積層する他の表電極を印刷し焼
成する工程を含み、各電極の一部と積層した上記抵抗
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記他の表電極とによって挟持する
ようにしたことにあり、この態様によれば、表電極を広
く形成されるので、これ以後に形成される端面電極を上
記表電極に簡易に積層させることができる。
【００１４】また本発明は、チップ型抵抗器の製造方法
において、少なくとも１の保護層を各区画領域内に周囲
の縦横スリットと接触しないように形成し、また他の少
なくとも１の保護層を各横スリットの一部と交差して該
各横スリットに積層するように形成したことを更に他の
要旨としており、この態様によれば、横スリット上への
積層部分を少なくすることができ、これによって各抵抗
器を形成した絶縁性基板をスリットに沿って容易に分割
することができる。
において、少なくとも１の保護層を各区画領域内に周囲
の縦横スリットと接触しないように形成し、また他の少
なくとも１の保護層を各横スリットの一部と交差して該
各横スリットに積層するように形成したことを更に他の
要旨としており、この態様によれば、横スリット上への
積層部分を少なくすることができ、これによって各抵抗
器を形成した絶縁性基板をスリットに沿って容易に分割
することができる。
【００１５】以上の製造方法においては、保護層形成工
程において形成した保護層の上面と、電極鍍金工程にお
いて形成した電極鍍金層の上面とを一致させ、当該チッ
プ型抵抗器の上面全体を平坦に形成することが望まし
く、例えば上記トリミング工程後に絶縁性基板の両端を
保護層の厚みに一致させるために便宜上上記表電極の上
面に更に他の表電極を積層するような工程を設けてもよ
い。こうすることによって各メーカーにおいて上記チッ
プ型抵抗器をマザー基板に配設する際、該チップ型抵抗
器を移設するために持ち上げる吸着ノズルに確実に吸引
され、上記マザー基板への配設を容易にすることができ
る。
程において形成した保護層の上面と、電極鍍金工程にお
いて形成した電極鍍金層の上面とを一致させ、当該チッ
プ型抵抗器の上面全体を平坦に形成することが望まし
く、例えば上記トリミング工程後に絶縁性基板の両端を
保護層の厚みに一致させるために便宜上上記表電極の上
面に更に他の表電極を積層するような工程を設けてもよ
い。こうすることによって各メーカーにおいて上記チッ
プ型抵抗器をマザー基板に配設する際、該チップ型抵抗
器を移設するために持ち上げる吸着ノズルに確実に吸引
され、上記マザー基板への配設を容易にすることができ
る。
【００１６】
【作用】本発明のチップ型抵抗器の製造方法は、チップ
型抵抗器の製造方法において、表電極を形成する前に、
各縦横スリットの少なくとも交差点部分を埋覆し、絶縁
性基板上に印刷した表電極としての電極ペーストが、縦
スリットに沿って流動或いはにじんで並列的に隣接する
他の電極ペーストと接触するのを防止する。これによっ
て各抵抗体の安定したトリミングを可能にする。特に加
熱によって揮発し得るペーストで各縦スリットを埋覆す
れば、電極ペーストの焼成と同時に揮発し、この揮発に
よって全ての電極を中央部で分割し独立させる。
型抵抗器の製造方法において、表電極を形成する前に、
各縦横スリットの少なくとも交差点部分を埋覆し、絶縁
性基板上に印刷した表電極としての電極ペーストが、縦
スリットに沿って流動或いはにじんで並列的に隣接する
他の電極ペーストと接触するのを防止する。これによっ
て各抵抗体の安定したトリミングを可能にする。特に加
熱によって揮発し得るペーストで各縦スリットを埋覆す
れば、電極ペーストの焼成と同時に揮発し、この揮発に
よって全ての電極を中央部で分割し独立させる。
【００１７】また、縦横スリットによって区画された絶
縁性基板上の各区画領域内に周囲のスリットに接触せず
且つ各横スリットと略平行に一対又は複数対の表電極を
印刷焼成するようにしたので、並列的に隣接する他の電
極ペーストとの接触を防止すると共に、全ての電極の独
立を可能にする。
縁性基板上の各区画領域内に周囲のスリットに接触せず
且つ各横スリットと略平行に一対又は複数対の表電極を
印刷焼成するようにしたので、並列的に隣接する他の電
極ペーストとの接触を防止すると共に、全ての電極の独
立を可能にする。
【００１８】更に、各電極の一部と積層した上記抵抗
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記表電極を被覆し、且つ抵抗体を
被覆した少なくとも１の上記保護層の両端部に積層する
他の表電極によって挟持し、絶縁性基板上の各区画領域
に表電極を広く形成することができる。
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記表電極を被覆し、且つ抵抗体を
被覆した少なくとも１の上記保護層の両端部に積層する
他の表電極によって挟持し、絶縁性基板上の各区画領域
に表電極を広く形成することができる。
【００１９】更にまた、少なくとも１の保護層を各区画
領域内に周囲の縦横スリットと接触しないように形成
し、また他の少なくとも１の保護層を各横スリットの一
部と交差して該各横スリットに積層するように形成した
ので、絶縁性基板の各横スリットに沿った分割を容易に
する。また各横スリットの一部に保護層を積層したので
両端に印刷した端面電極ペーストが横スリットに沿って
流動或いはにじみを防止することができる。
領域内に周囲の縦横スリットと接触しないように形成
し、また他の少なくとも１の保護層を各横スリットの一
部と交差して該各横スリットに積層するように形成した
ので、絶縁性基板の各横スリットに沿った分割を容易に
する。また各横スリットの一部に保護層を積層したので
両端に印刷した端面電極ペーストが横スリットに沿って
流動或いはにじみを防止することができる。
【００２０】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明するが、本発明はこれに限定されるものではない。
説明するが、本発明はこれに限定されるものではない。
【００２１】図２（ａ）乃至（ｍ）は本発明の実施態様
を示す工程図、図３（ａ）乃至（ｆ）は本発明の実施態
様の一部を示す工程図、図４（ａ）乃至（ｄ）は本発明
の実施態様の一部を示す工程図、図５（ａ）は本発明の
製造方法において製造したチップ型抵抗器の平面図、図
５（ｂ）はその側面図である。
を示す工程図、図３（ａ）乃至（ｆ）は本発明の実施態
様の一部を示す工程図、図４（ａ）乃至（ｄ）は本発明
の実施態様の一部を示す工程図、図５（ａ）は本発明の
製造方法において製造したチップ型抵抗器の平面図、図
５（ｂ）はその側面図である。
【００２２】本実施例は、複数の縦横スリット１，２を
設けた絶縁性基板１０上において（図２（ａ））、縦横
スリット１，２の各交差点部分を埋覆する埋覆工程と
（図２（ｂ））、上記縦横スリット１，２によって区画
された絶縁性基板１０上の各区画領域に、各横スリット
２と略平行に一対の１次表電極１１としての電極ペース
トを印刷し焼成する１次表電極形成工程と（図２（ｃ）
（ｄ））、各１次表電極１１の一部と積層するように抵
抗体１２としての抵抗体ペーストを印刷し焼成する抵抗
体形成工程と（図２（ｅ））、抵抗体１２を被覆するよ
うに絶縁性１次保護層１３としての絶縁性ペーストを印
刷し焼成する１次保護層形成工程と（図２（ｆ））と、
各抵抗体１２のトリミング（トリミング跡１４）を行な
うトリミング工程と（図２（ｇ））、上記１次表電極１
１を被覆するように２次表電極１８として電極ペースト
を印刷し焼成する２次表電極形成工程と（図２
（ｈ））、上記トリミング跡１４とその周囲を被覆する
ように絶縁性２次保護層１５としての絶縁性ペーストを
印刷し焼成する２次保護層形成工程と（図２（ｉ））、
各縦スリット１に沿って上記絶縁性基板１０を分割する
１次分割工程と（図２（ｊ））、分割した分割基板１
０’の両端面に上記各２次表電極１８の一部に積層する
ように端面電極１６としての電極ペーストを印刷し焼成
する端面電極形成工程と（図２（ｋ））、各横スリット
２に沿って分割基板１０’を更に分割する２次分割工程
と（図３（ｌ））、上記２次表電極１８及び端面電極１
６を被覆するように電極鍍金層１７を形成する鍍金層形
成工程と（図２（ｍ））を順次行ないチップ型抵抗器を
製造するものである。
設けた絶縁性基板１０上において（図２（ａ））、縦横
スリット１，２の各交差点部分を埋覆する埋覆工程と
（図２（ｂ））、上記縦横スリット１，２によって区画
された絶縁性基板１０上の各区画領域に、各横スリット
２と略平行に一対の１次表電極１１としての電極ペース
トを印刷し焼成する１次表電極形成工程と（図２（ｃ）
（ｄ））、各１次表電極１１の一部と積層するように抵
抗体１２としての抵抗体ペーストを印刷し焼成する抵抗
体形成工程と（図２（ｅ））、抵抗体１２を被覆するよ
うに絶縁性１次保護層１３としての絶縁性ペーストを印
刷し焼成する１次保護層形成工程と（図２（ｆ））と、
各抵抗体１２のトリミング（トリミング跡１４）を行な
うトリミング工程と（図２（ｇ））、上記１次表電極１
１を被覆するように２次表電極１８として電極ペースト
を印刷し焼成する２次表電極形成工程と（図２
（ｈ））、上記トリミング跡１４とその周囲を被覆する
ように絶縁性２次保護層１５としての絶縁性ペーストを
印刷し焼成する２次保護層形成工程と（図２（ｉ））、
各縦スリット１に沿って上記絶縁性基板１０を分割する
１次分割工程と（図２（ｊ））、分割した分割基板１
０’の両端面に上記各２次表電極１８の一部に積層する
ように端面電極１６としての電極ペーストを印刷し焼成
する端面電極形成工程と（図２（ｋ））、各横スリット
２に沿って分割基板１０’を更に分割する２次分割工程
と（図３（ｌ））、上記２次表電極１８及び端面電極１
６を被覆するように電極鍍金層１７を形成する鍍金層形
成工程と（図２（ｍ））を順次行ないチップ型抵抗器を
製造するものである。
【００２３】埋覆工程では（図２（ｂ））、まず、縦横
スリット１，２を有する絶縁性基板１０上において（図
２（ａ））、縦横スリット１，２の各交差点部分を埋覆
ペースト３によって埋覆して、これを印刷し乾燥させ
る。
スリット１，２を有する絶縁性基板１０上において（図
２（ａ））、縦横スリット１，２の各交差点部分を埋覆
ペースト３によって埋覆して、これを印刷し乾燥させ
る。
【００２４】次いで、１次表電極形成工程では（図２
（ｃ）（ｄ））、縦横スリット１，２によって区画され
た各区画領域において、各縦スリット１，２と交差して
積層するように、一対の１次表電極１１としての電極ペ
ーストを各横スリットと略平行に印刷し（図２
（ｃ））、焼成する（図２（ｄ））。ここで、印刷した
電極ペーストは、上記埋覆ペースト３によって各縦スリ
ット１が埋覆されているので流動したり、にじんだりし
て、並列的に隣接する他の電極ペーストと接触するとい
った心配がない。また、上記埋覆ペースト３は、電極ペ
ースト焼成時の加熱によって１次表電極１１の形成と同
時に揮発するようになっている。従って、１次表電極１
１を焼成した絶縁性基板１０上には、１次表電極１０の
形成と同時に再び縦横スリット１，２の交差点部分が現
われる。
（ｃ）（ｄ））、縦横スリット１，２によって区画され
た各区画領域において、各縦スリット１，２と交差して
積層するように、一対の１次表電極１１としての電極ペ
ーストを各横スリットと略平行に印刷し（図２
（ｃ））、焼成する（図２（ｄ））。ここで、印刷した
電極ペーストは、上記埋覆ペースト３によって各縦スリ
ット１が埋覆されているので流動したり、にじんだりし
て、並列的に隣接する他の電極ペーストと接触するとい
った心配がない。また、上記埋覆ペースト３は、電極ペ
ースト焼成時の加熱によって１次表電極１１の形成と同
時に揮発するようになっている。従って、１次表電極１
１を焼成した絶縁性基板１０上には、１次表電極１０の
形成と同時に再び縦横スリット１，２の交差点部分が現
われる。
【００２５】抵抗体形成工程では（図２（ｅ））、上述
のように１次表電極１１を形成した後、縦横スリット
１，２によって区画された各区画領域内において上記一
対の各１次表電極１１の一部と積層するように抵抗体１
２材料を印刷し焼成する。
のように１次表電極１１を形成した後、縦横スリット
１，２によって区画された各区画領域内において上記一
対の各１次表電極１１の一部と積層するように抵抗体１
２材料を印刷し焼成する。
【００２６】抵抗体１２を形成した後、１次保護層形成
工程にて（図２（ｆ））、トリミング時のレーザーエネ
ルギー等による抵抗体１２へのダメージを低減するため
に、上記各抵抗体１２を被覆する１次保護層１３として
硝子層を形成する。上述したように１次保護層１３の形
成は、焼成処理によって形成されるため、この処理時に
抵抗体をも加熱し、各抵抗体の抵抗値を著しく変化させ
てしまうといった問題がある。該１次保護層形成工程
は、この問題にも鑑みてトリミング工程前に行なうよう
にしたものである。ここで形成する硝子層は、図２
（ｆ）に示すように、各横スリット２と交差するように
縁部分を該横スリット２に積層しており、中央部を開放
している。このように大部分が各横スリット２に接触し
ないように形成されているので、絶縁性基板を各スリッ
トに沿ってスムーズに分割することができる。
工程にて（図２（ｆ））、トリミング時のレーザーエネ
ルギー等による抵抗体１２へのダメージを低減するため
に、上記各抵抗体１２を被覆する１次保護層１３として
硝子層を形成する。上述したように１次保護層１３の形
成は、焼成処理によって形成されるため、この処理時に
抵抗体をも加熱し、各抵抗体の抵抗値を著しく変化させ
てしまうといった問題がある。該１次保護層形成工程
は、この問題にも鑑みてトリミング工程前に行なうよう
にしたものである。ここで形成する硝子層は、図２
（ｆ）に示すように、各横スリット２と交差するように
縁部分を該横スリット２に積層しており、中央部を開放
している。このように大部分が各横スリット２に接触し
ないように形成されているので、絶縁性基板を各スリッ
トに沿ってスムーズに分割することができる。
【００２７】そして、トリミング工程で（図２
（ｇ））、硝子層にて被覆した各抵抗体１２が所定の抵
抗値になるように調整を行う。
（ｇ））、硝子層にて被覆した各抵抗体１２が所定の抵
抗値になるように調整を行う。
【００２８】また、トリミング工程後、上記各１次表電
極１１を被覆するように２次表電極１８を上述した２次
表電極形成工程にて行なう（図２（ｈ））。この２次表
電極１８を形成することで、後述する当該チップ型抵抗
器の上面を平坦に形成することができる。これによっ
て、各メーカーにおいて上記チップ型抵抗器をマザー基
板に配設する際、該チップ型抵抗器を移設するために持
ち上げる吸着ノズルに確実に吸引され、上記マザー基板
への配設を容易にすることができる（図５（ａ）中、参
照番号１９は吸着ノズルによる吸引跡を示す）。
極１１を被覆するように２次表電極１８を上述した２次
表電極形成工程にて行なう（図２（ｈ））。この２次表
電極１８を形成することで、後述する当該チップ型抵抗
器の上面を平坦に形成することができる。これによっ
て、各メーカーにおいて上記チップ型抵抗器をマザー基
板に配設する際、該チップ型抵抗器を移設するために持
ち上げる吸着ノズルに確実に吸引され、上記マザー基板
への配設を容易にすることができる（図５（ａ）中、参
照番号１９は吸着ノズルによる吸引跡を示す）。
【００２９】そして、２次保護層形成工程にて（図２
（ｉ））、上記トリミング跡１４及びその周囲の１次保
護層１３を被覆するように２次保護層１５として合成樹
脂層を形成している。この合成樹脂層は横スリット２と
交差しないように形成する。
（ｉ））、上記トリミング跡１４及びその周囲の１次保
護層１３を被覆するように２次保護層１５として合成樹
脂層を形成している。この合成樹脂層は横スリット２と
交差しないように形成する。
【００３０】次いで、１次分割工程にて（図２
（ｊ））、上記各縦スリット１に沿って絶縁性基板１０
を分割する（分割基板１０’）。
（ｊ））、上記各縦スリット１に沿って絶縁性基板１０
を分割する（分割基板１０’）。
【００３１】更に、端面電極形成工程にて（図２
（ｋ））、分割した分割基板１０’の両端面に端面電極
１６としての電極ペーストを印刷し焼成し、２次分割工
程にて（図２（ｌ））、上記分割基板１０’を更に分割
する（分割基板１０”）。
（ｋ））、分割した分割基板１０’の両端面に端面電極
１６としての電極ペーストを印刷し焼成し、２次分割工
程にて（図２（ｌ））、上記分割基板１０’を更に分割
する（分割基板１０”）。
【００３２】そして、鍍金層形成工程にて（図２
（ｍ））、上記２次表電極１８及び端面電極１６を被覆
するように電極鍍金層１７を形成し、最後に各種チェッ
クを行ない、このチェックに合格したもののみを良品と
して市場に送り出す。
（ｍ））、上記２次表電極１８及び端面電極１６を被覆
するように電極鍍金層１７を形成し、最後に各種チェッ
クを行ない、このチェックに合格したもののみを良品と
して市場に送り出す。
【００３３】こうして製造されたチップ型抵抗器は、図
５（ａ）、（ｂ）に示すように、従来と同様の機能を備
え、上面を平坦にしたので上述したように、各メーカー
における取扱を容易にする。また保護層１３，１５は、
１次保護層１３を透明にするか、或いは１保護層１３と
２次保護層１５とを同系色にすることが外観上望まし
く、こうすることによって、該チップ型抵抗器の表面に
表示した抵抗値を明確に読み取ることができる。
５（ａ）、（ｂ）に示すように、従来と同様の機能を備
え、上面を平坦にしたので上述したように、各メーカー
における取扱を容易にする。また保護層１３，１５は、
１次保護層１３を透明にするか、或いは１保護層１３と
２次保護層１５とを同系色にすることが外観上望まし
く、こうすることによって、該チップ型抵抗器の表面に
表示した抵抗値を明確に読み取ることができる。
【００３４】次に、本発明の他の実施態様を図３に基づ
いて説明するが、主な工程は上述した態様と同様であ
る。
いて説明するが、主な工程は上述した態様と同様であ
る。
【００３５】複数の縦横スリット１，２によって区画さ
れた絶縁性基板１０上において（図３（ａ））、まず、
埋覆工程（図３（ｂ））にて各縦スリット１全体を埋覆
ペースト３で埋覆する。ここでは、加熱によって揮発し
得るペーストを用いる。
れた絶縁性基板１０上において（図３（ａ））、まず、
埋覆工程（図３（ｂ））にて各縦スリット１全体を埋覆
ペースト３で埋覆する。ここでは、加熱によって揮発し
得るペーストを用いる。
【００３６】そして１次表電極形成工程（図３（ｃ）
（ｄ））では、上記埋覆ペースト３で埋覆した各縦スリ
ット１と交差して積層するように１次表電極１１として
の電極ペーストを横スリット２と略平行になるように印
刷し（図３（ｃ））、焼成する（図３（ｄ））。この焼
成時には、各縦スリット１を埋覆した埋覆ペースト３が
揮発するが、この揮発によって上記埋覆ペースト３の上
方に積層した電極を中央部で分割する。
（ｄ））では、上記埋覆ペースト３で埋覆した各縦スリ
ット１と交差して積層するように１次表電極１１として
の電極ペーストを横スリット２と略平行になるように印
刷し（図３（ｃ））、焼成する（図３（ｄ））。この焼
成時には、各縦スリット１を埋覆した埋覆ペースト３が
揮発するが、この揮発によって上記埋覆ペースト３の上
方に積層した電極を中央部で分割する。
【００３７】電極を形成した後、抵抗体形成工程（図３
（ｅ））にて上述したように抵抗体１２を形成し、１次
保護層形成工程（図３（ｆ））にて１次保護層を形成す
る。そして、トリミング工程で（図３（ｇ））、硝子層
にて被覆した各抵抗体１２が所定の抵抗値になるように
調整を行う。
（ｅ））にて上述したように抵抗体１２を形成し、１次
保護層形成工程（図３（ｆ））にて１次保護層を形成す
る。そして、トリミング工程で（図３（ｇ））、硝子層
にて被覆した各抵抗体１２が所定の抵抗値になるように
調整を行う。
【００３８】トリミング工程（図３（ｇ））の後は、上
述した２次表電極形成（図２（ｈ））乃至鍍金層形成工
程（図２（ｍ））と同様である。従って、重複説明を避
ける。
述した２次表電極形成（図２（ｈ））乃至鍍金層形成工
程（図２（ｍ））と同様である。従って、重複説明を避
ける。
【００３９】次に、本発明の更に他の実施態様を図４に
基づいて説明するが、この実施態様は上述した埋覆工程
を除く他の工程から構成される。
基づいて説明するが、この実施態様は上述した埋覆工程
を除く他の工程から構成される。
【００４０】複数の縦横スリット１，２によって区画さ
れた絶縁性基板１０上において（図４（ａ））、まず、
１次表電極形成工程（図４（ｂ））にて縦横スリットに
よって区画された各区画領域内において周囲の縦横スリ
ット１，２に接触しないように且つ各横スリット２と略
平行になるように、一対の１次表電極１１としての電極
ペーストを印刷し焼成する。次いで、抵抗体形成工程
（図４（ｃ））にて抵抗体１２を形成し、１次保護層形
成工程（図４（ｄ））にて１次保護層を形成する。そし
て、トリミング工程で（図４（ｅ））、硝子層にて被覆
した各抵抗体１２が所定の抵抗値になるように調整を行
う。
れた絶縁性基板１０上において（図４（ａ））、まず、
１次表電極形成工程（図４（ｂ））にて縦横スリットに
よって区画された各区画領域内において周囲の縦横スリ
ット１，２に接触しないように且つ各横スリット２と略
平行になるように、一対の１次表電極１１としての電極
ペーストを印刷し焼成する。次いで、抵抗体形成工程
（図４（ｃ））にて抵抗体１２を形成し、１次保護層形
成工程（図４（ｄ））にて１次保護層を形成する。そし
て、トリミング工程で（図４（ｅ））、硝子層にて被覆
した各抵抗体１２が所定の抵抗値になるように調整を行
う。
【００４１】トリミング工程（図４（ｅ））後は、上述
した実施例と同様に、２次表電極形成工程（図２
（ｈ））乃至鍍金層形成工程図２（ｍ）を順次行なう
（重複説明を避ける。）。
した実施例と同様に、２次表電極形成工程（図２
（ｈ））乃至鍍金層形成工程図２（ｍ）を順次行なう
（重複説明を避ける。）。
【００４２】
【発明の効果】本発明のチップ型抵抗器の製造方法で
は、各縦横スリットの交差点部分を埋覆するようにした
ので、絶縁性基板上に印刷した表電極としての電極ペー
ストがスリットに沿って流動或いはにじんで並列的に隣
接する他の電極ペーストと接触するのを防止することが
でき、各抵抗体のトリミングを安定して行なうことがで
きる。特に各縦スリットを加熱によって揮発し得るペー
ストで埋覆すれば、絶縁性基板上に印刷した表電極が、
表電極の焼成時に揮発して、該表電極を分割して独立さ
せることができ、各抵抗体を同時にトリミングすること
もできる。
は、各縦横スリットの交差点部分を埋覆するようにした
ので、絶縁性基板上に印刷した表電極としての電極ペー
ストがスリットに沿って流動或いはにじんで並列的に隣
接する他の電極ペーストと接触するのを防止することが
でき、各抵抗体のトリミングを安定して行なうことがで
きる。特に各縦スリットを加熱によって揮発し得るペー
ストで埋覆すれば、絶縁性基板上に印刷した表電極が、
表電極の焼成時に揮発して、該表電極を分割して独立さ
せることができ、各抵抗体を同時にトリミングすること
もできる。
【００４３】また、縦横スリットによって区画された各
区画領域内に周囲のスリットに接触せず且つ各横スリッ
トと略平行に一対又は複数対の表電極を印刷し焼成した
ので、並列的に隣接する他の電極ペーストとの接触を防
止することができ、また全ての電極が独立しているので
各抵抗体を同時にトリミングすることもできる。
区画領域内に周囲のスリットに接触せず且つ各横スリッ
トと略平行に一対又は複数対の表電極を印刷し焼成した
ので、並列的に隣接する他の電極ペーストとの接触を防
止することができ、また全ての電極が独立しているので
各抵抗体を同時にトリミングすることもできる。
【００４４】更に、各電極の一部と積層した上記抵抗
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記表電極を被覆し、且つ抵抗体を
被覆した少なくとも１の上記保護層の両端部に積層する
他の表電極とによって挟持するようにしたので表電極を
広く形成されるので、これ以後に形成される端面電極を
上記表電極に簡易に積層させることができる。
体、及び該抵抗体を被覆した少なくとも１の上記保護層
の両端部分を、絶縁性基板上の各区画領域に印刷し焼成
した上記表電極と、上記表電極を被覆し、且つ抵抗体を
被覆した少なくとも１の上記保護層の両端部に積層する
他の表電極とによって挟持するようにしたので表電極を
広く形成されるので、これ以後に形成される端面電極を
上記表電極に簡易に積層させることができる。
【００４５】更にまた、少なくとも１の保護層を各区画
領域に周囲の縦横スリットと接触しないように形成し、
また他の少なくとも１の保護層を各横スリットの一部と
交差して該各横スリットに積層するように形成したの
で、絶縁性基板を各横スリットに沿って容易に分割する
ことができる。また各横スリットの一部に保護層を積層
したので両端に印刷した端面電極ペーストが横スリット
に沿って流動或いはにじみを確実に防止することができ
る。
領域に周囲の縦横スリットと接触しないように形成し、
また他の少なくとも１の保護層を各横スリットの一部と
交差して該各横スリットに積層するように形成したの
で、絶縁性基板を各横スリットに沿って容易に分割する
ことができる。また各横スリットの一部に保護層を積層
したので両端に印刷した端面電極ペーストが横スリット
に沿って流動或いはにじみを確実に防止することができ
る。
【図面の簡単な説明】
【図１】（ａ）乃至（ｉ）は従来のチップ型抵抗器の製
造方法を示す工程図である。
造方法を示す工程図である。
【図２】（ａ）乃至（ｍ）は本発明の実施態様を示す工
程図である。
程図である。
【図３】（ａ）乃至（ｇ）は本発明の実施態様の一部を
示す工程図である。
示す工程図である。
【図４】（ａ）乃至（ｅ）は本発明の実施態様の一部を
示す工程図である。
示す工程図である。
【図５】本発明の製造方法において製造したチップ型抵
抗器の平面図、（ｂ）はその側面図である。
抗器の平面図、（ｂ）はその側面図である。
１ 縦スリット ２ 横スリット ３ 埋覆ペースト １０ 絶縁性基板 １１ 表電極、１次表電極 １２ 抵抗体 １３ １次保護層 １４ トリミング跡 １５ ２次保護層 １６ 端面電極 １７ 電極鍍金層 １８ ２次表電極 １９ 吸着ノズルによる吸引跡
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１１月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】（ａ）乃至（ｉ）は従来のチップ型抵抗器の製
造方法を示す工程図である。
造方法を示す工程図である。
【図２】（ａ）乃至（ｍ）は本発明の実施態様を示す工
程図である。
程図である。
【図３】（ａ）乃至（ｇ）は本発明の実施態様の一部を
示す工程図である。
示す工程図である。
【図４】（ａ）乃至（ｅ）は本発明の実施態様の一部を
示す工程図である。
示す工程図である。
【図５】（ａ）は本発明の製造方法において製造したチ
ップ型抵抗器の平面図、（ｂ）はその側面図である。
ップ型抵抗器の平面図、（ｂ）はその側面図である。
【符号の説明】 １ 縦スリット ２ 横スリット ３ 埋覆ペースト １０ 絶縁性基板 １１ 表電極、１次表電極 １２ 抵抗体 １３ １次保護層 １４ トリミング跡 １５ ２次保護層 １６ 端面電極 １７ 電極鍍金層 １８ ２次表電極 １９ 吸着ノズルによる吸引跡
Claims (4)
- 【請求項１】 複数の縦横スリットによって区画された
絶縁性基板上の各区画領域に各横スリットと略平行に一
対又は複数対の表電極を印刷し焼成する表電極形成工
程、対の各電極の一部と積層する抵抗体を印刷し焼成す
る抵抗体形成工程、各抵抗体のトリミングを行なうトリ
ミング工程、各抵抗体を被覆する１又は２以上の保護層
を印刷し焼成する保護層形成工程、各縦横スリットに沿
って上記絶縁性基板を分割する基板分割工程、端面電極
を印刷し焼成する端面電極形成工程、及び電極鍍金層を
形成する鍍金層形成工程からなるチップ型抵抗器の製造
方法において、 上記表電極形成工程前に、各縦横スリットの少なくとも
交差点部分を埋覆する埋覆工程を行なうようにしたこと
を特徴とするチップ型抵抗器の製造方法。 - 【請求項２】 複数の縦横スリットによって区画された
絶縁性基板上の各区画領域に各横スリットと略平行に一
対又は複数対の表電極を印刷し焼成する表電極形成工
程、対の各電極の一部と積層する抵抗体を印刷し焼成す
る抵抗体形成工程、各抵抗体のトリミングを行なうトリ
ミング工程、各抵抗体を被覆する１又は２以上の保護層
を印刷し焼成する保護層形成工程、各縦横スリットに沿
って上記絶縁性基板を分割する基板分割工程、端面電極
を印刷し焼成する端面電極形成工程、及び電極鍍金層を
形成する鍍金層形成工程からなるチップ型抵抗器の製造
方法において、 上記表電極形成工程では、上記縦横スリットによって区
画された絶縁性基板上の各区画領域内に周囲のスリット
に接触せず且つ各横スリットと略平行に一対又は複数対
の表電極を印刷し焼成するようにしたことを特徴とする
チップ型抵抗器の製造方法。 - 【請求項３】 上記方法が、上記表電極を被覆し、且つ
抵抗体を被覆した少なくとも１の上記保護層の両端部に
積層する他の表電極を印刷し焼成する工程を含み、各電
極の一部と積層した上記抵抗体、及び該抵抗体を被覆し
た少なくとも１の上記保護層の両端部分を、絶縁性基板
上の各区画領域に印刷し焼成した上記表電極と、上記他
の表電極とによって挟持するようにしたことを特徴とす
る請求項１乃至２のいずれか１に記載のチップ型抵抗器
の製造方法。 - 【請求項４】 上記保護層形成工程では、少なくとも１
の保護層を各区画領域内に周囲の縦横スリットと接触し
ないように形成し、また他の少なくとも１の保護層を各
横スリットの一部と交差して該各横スリットに積層する
ように形成したことを特徴とする請求項１乃至３のいず
れか１に記載のチップ型抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169749A JP2559341B2 (ja) | 1994-07-21 | 1994-07-21 | チップ型抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169749A JP2559341B2 (ja) | 1994-07-21 | 1994-07-21 | チップ型抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837104A true JPH0837104A (ja) | 1996-02-06 |
| JP2559341B2 JP2559341B2 (ja) | 1996-12-04 |
Family
ID=15892138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169749A Expired - Lifetime JP2559341B2 (ja) | 1994-07-21 | 1994-07-21 | チップ型抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559341B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289802A (ja) * | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 抵抗器 |
| JP2011091140A (ja) * | 2009-10-21 | 2011-05-06 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
| JP2011222757A (ja) * | 2010-04-09 | 2011-11-04 | Koa Corp | チップ抵抗器およびその製造方法 |
| JP2014057096A (ja) * | 2013-11-22 | 2014-03-27 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
| JP2014060435A (ja) * | 2013-11-22 | 2014-04-03 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154501U (ja) * | 1988-04-08 | 1989-10-24 | ||
| JPH01276602A (ja) * | 1988-04-27 | 1989-11-07 | Koa Corp | 感温抵抗器およびその製造方法 |
| JPH0380501A (ja) * | 1989-08-23 | 1991-04-05 | Tdk Corp | チップ抵抗器及びその製造方法 |
| JPH04102302A (ja) * | 1990-08-21 | 1992-04-03 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
| JPH04134804U (ja) * | 1991-06-06 | 1992-12-15 | アルプス電気株式会社 | チツプ抵抗器 |
-
1994
- 1994-07-21 JP JP6169749A patent/JP2559341B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154501U (ja) * | 1988-04-08 | 1989-10-24 | ||
| JPH01276602A (ja) * | 1988-04-27 | 1989-11-07 | Koa Corp | 感温抵抗器およびその製造方法 |
| JPH0380501A (ja) * | 1989-08-23 | 1991-04-05 | Tdk Corp | チップ抵抗器及びその製造方法 |
| JPH04102302A (ja) * | 1990-08-21 | 1992-04-03 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
| JPH04134804U (ja) * | 1991-06-06 | 1992-12-15 | アルプス電気株式会社 | チツプ抵抗器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289802A (ja) * | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 抵抗器 |
| JP2011091140A (ja) * | 2009-10-21 | 2011-05-06 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
| JP2011222757A (ja) * | 2010-04-09 | 2011-11-04 | Koa Corp | チップ抵抗器およびその製造方法 |
| JP2014057096A (ja) * | 2013-11-22 | 2014-03-27 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
| JP2014060435A (ja) * | 2013-11-22 | 2014-04-03 | Koa Corp | 基板内蔵用チップ抵抗器およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2559341B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855725A (ja) | 積層チップインダクタ | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPH0837104A (ja) | チップ型抵抗器の製造方法 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| US5169493A (en) | Method of manufacturing a thick film resistor element | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH11168003A (ja) | チップ部品及びその製造方法 | |
| JPH08236302A (ja) | チップ型抵抗器の構造 | |
| JPS644325B2 (ja) | ||
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH06112091A (ja) | 積層電子部品及びその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
| JPH0435886B2 (ja) | ||
| JP2004253636A (ja) | チップ抵抗器の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JP2000021613A (ja) | チップ型抵抗器の製造方法 | |
| JP2003332132A (ja) | 積層チップ部品及びその製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPH0645101A (ja) | チップ抵抗器およびその製造方法 | |
| JPH0786003A (ja) | チップ抵抗器の製造方法 | |
| JP2777033B2 (ja) | 電子部品の製造方法 | |
| JPH01253297A (ja) | 厚膜回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 17 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |