JPH0917858A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0917858A JPH0917858A JP7160403A JP16040395A JPH0917858A JP H0917858 A JPH0917858 A JP H0917858A JP 7160403 A JP7160403 A JP 7160403A JP 16040395 A JP16040395 A JP 16040395A JP H0917858 A JPH0917858 A JP H0917858A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wirings
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 すべての配線の単位長さ当たりの容量が均等
となる多層配線構造を提供する。 【構成】 各層の配線を直線状に一様に並べ、各層の配
線を接続した後に不要となる配線１１１,１１２,１１３
を残す構成をとる。 【効果】 配線の単位長さ当たりの容量がどの場所でも
均等になり、半導体集積回路を精度よく設計することが
できる。また、配線の疎密がなくなるため、層間絶縁膜
の平坦化や、パターン出しのためのエッチング条件設定
が容易になる。
となる多層配線構造を提供する。 【構成】 各層の配線を直線状に一様に並べ、各層の配
線を接続した後に不要となる配線１１１,１１２,１１３
を残す構成をとる。 【効果】 配線の単位長さ当たりの容量がどの場所でも
均等になり、半導体集積回路を精度よく設計することが
できる。また、配線の疎密がなくなるため、層間絶縁膜
の平坦化や、パターン出しのためのエッチング条件設定
が容易になる。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体集積回路に関するものである。
半導体集積回路に関するものである。
【０００２】
【従来の技術】図５〜図７を参照しながら、従来の技術
について説明する。図５は従来の多層配線の部分拡大図
である。図５において５１は第Ｎ層配線、５２は第Ｎ＋
１層配線、５３は第Ｎ＋２層配線、５４は配線接続コン
タクトである。従来の配線構造は図５に示すように、配
線の最小間隔規則を守りながら任意の配線間隔で配線が
配置される構成となっていた。このためチップ全体でみ
ると、配線が密集している所とそうでない所があった。
配線が密な部分の断面図を図６に示す。真ん中の配線６
１に着目すると、この配線６１はまわりを他の接近した
配線にとりかこまれており、配線容量として、同一層の
配線５２に対する配線容量と別の層の配線５１、５３に
対する配線容量が加わるため、この部分の配線容量は大
きくなる。配線が疎な部分の断面図を図７に示す。真ん
中の配線７１に着目すると、この配線の近傍には配線が
なく配線容量が小さい。
について説明する。図５は従来の多層配線の部分拡大図
である。図５において５１は第Ｎ層配線、５２は第Ｎ＋
１層配線、５３は第Ｎ＋２層配線、５４は配線接続コン
タクトである。従来の配線構造は図５に示すように、配
線の最小間隔規則を守りながら任意の配線間隔で配線が
配置される構成となっていた。このためチップ全体でみ
ると、配線が密集している所とそうでない所があった。
配線が密な部分の断面図を図６に示す。真ん中の配線６
１に着目すると、この配線６１はまわりを他の接近した
配線にとりかこまれており、配線容量として、同一層の
配線５２に対する配線容量と別の層の配線５１、５３に
対する配線容量が加わるため、この部分の配線容量は大
きくなる。配線が疎な部分の断面図を図７に示す。真ん
中の配線７１に着目すると、この配線の近傍には配線が
なく配線容量が小さい。
【０００３】
【発明が解決しようとする課題】以上述べたように、従
来の半導体集積回路では、チップ上の場所によって配線
の密度ががまちまちなのに起因して、おのおのの配線の
単位長さ当たりの配線容量が異なる。半導体集積回路の
設計では、配線の単位長さ当たりの容量をある値に固定
してタイミングの設計をおこなうため、上記のように単
位長さ当たりの配線容量がおのおのの配線によって異な
ると、実際の半導体集積回路の動作タイミングが設計時
のタイミングとずれてしまうため、設計を精度よく行う
ことが困難となる。
来の半導体集積回路では、チップ上の場所によって配線
の密度ががまちまちなのに起因して、おのおのの配線の
単位長さ当たりの配線容量が異なる。半導体集積回路の
設計では、配線の単位長さ当たりの容量をある値に固定
してタイミングの設計をおこなうため、上記のように単
位長さ当たりの配線容量がおのおのの配線によって異な
ると、実際の半導体集積回路の動作タイミングが設計時
のタイミングとずれてしまうため、設計を精度よく行う
ことが困難となる。
【０００４】本発明は上記問題点に鑑み、すべての配線
の単位長さ当たりの容量を均等化し、精度よく設計でき
る半導体集積回路を提供することを目的とする。
の単位長さ当たりの容量を均等化し、精度よく設計でき
る半導体集積回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明では、各層の配線を一様に並べ、各層の配線
を接続した後に不要となる配線を残す構成をとる。
めに本発明では、各層の配線を一様に並べ、各層の配線
を接続した後に不要となる配線を残す構成をとる。
【０００６】
【作用】本発明は上記した構成によって、チップ上の配
線の密度をすべての領域で従来より均等化することによ
り、すべての配線の単位長さ当たりの容量を均等化する
ことができる。このため半導体集積回路を精度よく設計
することができる。また、配線の疎密がなくなるため、
層間絶縁膜の平坦化や、パターン出しのためのエッチン
グ条件設定が容易になる。
線の密度をすべての領域で従来より均等化することによ
り、すべての配線の単位長さ当たりの容量を均等化する
ことができる。このため半導体集積回路を精度よく設計
することができる。また、配線の疎密がなくなるため、
層間絶縁膜の平坦化や、パターン出しのためのエッチン
グ条件設定が容易になる。
【０００７】
（実施例１）本発明の実施例を図１を用いて説明する。
図１は半導体集積回路の多層配線構造を取り出して示し
た部分拡大図である。
図１は半導体集積回路の多層配線構造を取り出して示し
た部分拡大図である。
【０００８】図１において、１０１は第Ｎ層の信号配
線、１１１は第Ｎ層の信号配線に不要な配線、１０２は
第Ｎ＋１層の信号配線、１１２は第Ｎ＋１層の信号配線
に不要な配線、１０３は第Ｎ＋２層の信号配線、１１３
は第Ｎ＋２層の信号配線に不要な配線、１０４は配線接
続コンタクトである。図１の構造は図２の構造をもとに
して構成される。図２は各層一様に配線が並んだ配線テ
ンプレートである。図２において２０１は第Ｎ層配線、
２０２は第Ｎ＋１層配線、２０３は第Ｎ＋２層配線であ
る。これらをもとに各層において図１に示すように各層
の信号配線１０１、１０２、１０３を切取り、配線接続
コンタクト１０４でそれぞれをつなぎ全体の信号配線を
作成する。この際に不要になる配線１１１、１１２、１
１３ができるが、これらを残し図１のような構造を得
る。このような構成をとることにより、チップ上のすべ
ての場所で配線の密度を均等にすることができる。この
ため半導体集積回路を精度よく設計することができる。
また、配線の疎密がなくなるため、層間絶縁膜の平坦化
や、パターン出しのためのエッチング条件設定が容易に
なる。
線、１１１は第Ｎ層の信号配線に不要な配線、１０２は
第Ｎ＋１層の信号配線、１１２は第Ｎ＋１層の信号配線
に不要な配線、１０３は第Ｎ＋２層の信号配線、１１３
は第Ｎ＋２層の信号配線に不要な配線、１０４は配線接
続コンタクトである。図１の構造は図２の構造をもとに
して構成される。図２は各層一様に配線が並んだ配線テ
ンプレートである。図２において２０１は第Ｎ層配線、
２０２は第Ｎ＋１層配線、２０３は第Ｎ＋２層配線であ
る。これらをもとに各層において図１に示すように各層
の信号配線１０１、１０２、１０３を切取り、配線接続
コンタクト１０４でそれぞれをつなぎ全体の信号配線を
作成する。この際に不要になる配線１１１、１１２、１
１３ができるが、これらを残し図１のような構造を得
る。このような構成をとることにより、チップ上のすべ
ての場所で配線の密度を均等にすることができる。この
ため半導体集積回路を精度よく設計することができる。
また、配線の疎密がなくなるため、層間絶縁膜の平坦化
や、パターン出しのためのエッチング条件設定が容易に
なる。
【０００９】なお、図１において不要になった配線１１
１、１１２、１１３の一部または全部を電源か接地に接
続する構造とすれば、不必要になった配線がシールドと
なり、信号配線間のクロストークノイズを抑制すること
ができる。
１、１１２、１１３の一部または全部を電源か接地に接
続する構造とすれば、不必要になった配線がシールドと
なり、信号配線間のクロストークノイズを抑制すること
ができる。
【００１０】（実施例２）本発明の実施例を図３を用い
て説明する。図３は半導体集積回路の多層配線構造を取
り出して示した部分拡大図である。
て説明する。図３は半導体集積回路の多層配線構造を取
り出して示した部分拡大図である。
【００１１】図３において、３０１は第Ｎ層の信号配
線、３１１は第Ｎ層の信号配線に不要な配線、３０２は
第Ｎ＋１層の信号配線、３１２は第Ｎ＋１層の信号配線
に不要な配線、３０３は第Ｎ＋２層の信号配線、３１３
は第Ｎ＋２層の信号配線に不要な配線、３０４は配線接
続コンタクトである。図３の構造は図４の構造をもとに
して構成される。図４は各層の配線が格子状に並んだ配
線テンプレートである。図４において４０１は第Ｎ層配
線、４０２は第Ｎ＋１層配線、４０３は第Ｎ＋２層配線
である。これをもとに各層において図３に示すように各
層の信号配線３０１、３０２、３０３を切取り、配線接
続コンタクト３０４でつなぎ全体の信号配線を作成す
る。この際に不要になる配線３１１、３１２、３１３が
できるが、これらを残し図３のような構造を得る。この
ような構成をとることにより、実施例１と同様にチップ
上のすべての場所で配線の密度を均等にすることができ
る。このため半導体集積回路を精度よく設計することが
できる。また、配線の疎密がなくなるため、層間絶縁膜
の平坦化や、パターン出しのためのエッチング条件設定
が容易になる。
線、３１１は第Ｎ層の信号配線に不要な配線、３０２は
第Ｎ＋１層の信号配線、３１２は第Ｎ＋１層の信号配線
に不要な配線、３０３は第Ｎ＋２層の信号配線、３１３
は第Ｎ＋２層の信号配線に不要な配線、３０４は配線接
続コンタクトである。図３の構造は図４の構造をもとに
して構成される。図４は各層の配線が格子状に並んだ配
線テンプレートである。図４において４０１は第Ｎ層配
線、４０２は第Ｎ＋１層配線、４０３は第Ｎ＋２層配線
である。これをもとに各層において図３に示すように各
層の信号配線３０１、３０２、３０３を切取り、配線接
続コンタクト３０４でつなぎ全体の信号配線を作成す
る。この際に不要になる配線３１１、３１２、３１３が
できるが、これらを残し図３のような構造を得る。この
ような構成をとることにより、実施例１と同様にチップ
上のすべての場所で配線の密度を均等にすることができ
る。このため半導体集積回路を精度よく設計することが
できる。また、配線の疎密がなくなるため、層間絶縁膜
の平坦化や、パターン出しのためのエッチング条件設定
が容易になる。
【００１２】さらに本実施例では、図４の配線は格子状
に並んでいるため、これをもとにして作られる各層の信
号配線は、同一層内で奥行き方向にも水平方向にも形成
することができるので、信号配線の形成の自由度が大き
い。
に並んでいるため、これをもとにして作られる各層の信
号配線は、同一層内で奥行き方向にも水平方向にも形成
することができるので、信号配線の形成の自由度が大き
い。
【００１３】なお、図３において不要になった配線３１
１、３１２、３１３の一部または全部を電源か接地に接
続する構造とすれば、不必要になった配線がシールドと
なり、信号配線間のクロストークノイズを抑制すること
ができる。
１、３１２、３１３の一部または全部を電源か接地に接
続する構造とすれば、不必要になった配線がシールドと
なり、信号配線間のクロストークノイズを抑制すること
ができる。
【００１４】
【発明の効果】以上の実施例で説明したように、本発明
によれば、チップ上のすべての場所で配線の密度を均等
にすることができ、すべての配線の単位長さ当たりの容
量を均等化することができる。このため半導体集積回路
を精度よく設計することができる。また、配線の疎密が
なくなるため、層間絶縁膜の平坦化や、パターン出しの
ためのエッチング条件設定が容易になるという効果も得
られる。
によれば、チップ上のすべての場所で配線の密度を均等
にすることができ、すべての配線の単位長さ当たりの容
量を均等化することができる。このため半導体集積回路
を精度よく設計することができる。また、配線の疎密が
なくなるため、層間絶縁膜の平坦化や、パターン出しの
ためのエッチング条件設定が容易になるという効果も得
られる。
【００１５】実施例２では、配線は格子状に並んでいる
ため、信号配線形成の自由度の大きい配線構造を得るこ
とができる。
ため、信号配線形成の自由度の大きい配線構造を得るこ
とができる。
【図１】本発明の実施例１における半導体集積回路の多
層配線構造を取り出して示した部分拡大図
層配線構造を取り出して示した部分拡大図
【図２】同実施例の配線テンプレート図
【図３】本発明の実施例２における半導体集積回路の多
層配線構造を取り出して示した部分拡大図
層配線構造を取り出して示した部分拡大図
【図４】同実施例の配線テンプレート図
【図５】従来の多層配線構造の部分拡大図
【図６】従来の多層配線構造の密な部分の断面図
【図７】従来の多層配線構造の疎な部分の断面図
１０１、３０１ 第Ｎ層の信号配線 １０２、３０２ 第Ｎ＋１層の信号配線 １０３、３０３ 第Ｎ＋２層の信号配線 １１１、３１１ 第Ｎ層の信号配線に不要な配線 １１２、３１２ 第Ｎ＋１層の信号配線に不要な配線 １１３、３１３ 第Ｎ＋２層の信号配線に不要な配線 １０４、３０４ 配線接続コンタクト
Claims (4)
- 【請求項１】多層配線構造を有する半導体集積回路にお
いて、各層の配線を一様に並べ、前記各層の配線を相互
に接続した後に不要となる配線を残した構造を有する半
導体集積回路。 - 【請求項２】各層の配線を直線状に一様に並べたことを
特徴とする請求項１記載の半導体集積回路。 - 【請求項３】各層の配線が格子状に並べたことを特徴と
する請求項１記載の半導体集積回路。 - 【請求項４】前記不要となる配線の一部または全部を電
源または接地に接続した構造を有する請求項２または請
求項３記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160403A JPH0917858A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160403A JPH0917858A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917858A true JPH0917858A (ja) | 1997-01-17 |
Family
ID=15714192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7160403A Pending JPH0917858A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253498A (ja) * | 2005-03-11 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
-
1995
- 1995-06-27 JP JP7160403A patent/JPH0917858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253498A (ja) * | 2005-03-11 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
| JPH0745720A (ja) | 半導体記憶装置 | |
| JPH0661230A (ja) | 半導体集積回路装置 | |
| JPH0917858A (ja) | 半導体集積回路 | |
| FR2357072A1 (fr) | Element d'interconnexion a couches multiples et son procede de fabrication | |
| JP2003258107A5 (ja) | ||
| JPS5890755A (ja) | 半導体装置 | |
| JP3137072B2 (ja) | 半導体集積回路の自動配線レイアウト方法 | |
| JPH09172014A (ja) | 半導体装置の電源線構造 | |
| JPH02184035A (ja) | 半導体装置 | |
| JPS62229958A (ja) | 半導体装置 | |
| JPH0475665B2 (ja) | ||
| JPH01164049A (ja) | 半導体装置 | |
| KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH03169073A (ja) | 半導体集積回路装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04186828A (ja) | 半導体装置 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH06112653A (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH06334157A (ja) | 集積回路とその製造方法 | |
| JPH02186637A (ja) | 半導体装置の製造方法 | |
| JPH0779137B2 (ja) | 半導体装置 | |
| JPS6066448A (ja) | ゲ−トアレ− |