JPH02184035A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02184035A JPH02184035A JP1004333A JP433389A JPH02184035A JP H02184035 A JPH02184035 A JP H02184035A JP 1004333 A JP1004333 A JP 1004333A JP 433389 A JP433389 A JP 433389A JP H02184035 A JPH02184035 A JP H02184035A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- layer
- dummy
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造を有する半導体装置に関し、特
に、多層配線構造を有する樹脂封止型の半導体装置に関
する。
に、多層配線構造を有する樹脂封止型の半導体装置に関
する。
半導体装置の組立て形態として、モールド樹脂による封
止を用いる場合、モールド樹脂と半導体装置の熱膨張率
の差によりモールド樹脂に押されて半導体装置の配線材
料が移動する。
止を用いる場合、モールド樹脂と半導体装置の熱膨張率
の差によりモールド樹脂に押されて半導体装置の配線材
料が移動する。
例えば第４図に示すような２層配線構造の半導体装置に
おいて、上層配線５と下層配線３共に幅の広いパターン
の場合、第５図に示すように、モールド樹脂７に押され
て、上層配線５が移動する。一方、下層配線３はモール
ド樹脂の応力を直接受けにくい為、特に幅の広いパター
ンの場合は、殆んど移動しない。この為、層間絶縁膜４
にクラックが入り、上層配線と下層配線が交差部におい
て短絡するという現象が見られた。
おいて、上層配線５と下層配線３共に幅の広いパターン
の場合、第５図に示すように、モールド樹脂７に押され
て、上層配線５が移動する。一方、下層配線３はモール
ド樹脂の応力を直接受けにくい為、特に幅の広いパター
ンの場合は、殆んど移動しない。この為、層間絶縁膜４
にクラックが入り、上層配線と下層配線が交差部におい
て短絡するという現象が見られた。
上述した問題点の解決策としては、第６図に示すように
、下層配線３にスリット８を入れたものとか、第７図に
示すように下層配線を細くして複数本並行配置したもの
が知られている。これらはいずれもモールド樹脂のスト
レスで下層配線を動かし易くすることにより、配線層間
の短絡をなくそうとするものであるが、前者はスリット
の最適設計が難しく、後者は配線面積が大きくなるとい
う欠点がある。
、下層配線３にスリット８を入れたものとか、第７図に
示すように下層配線を細くして複数本並行配置したもの
が知られている。これらはいずれもモールド樹脂のスト
レスで下層配線を動かし易くすることにより、配線層間
の短絡をなくそうとするものであるが、前者はスリット
の最適設計が難しく、後者は配線面積が大きくなるとい
う欠点がある。
本発明は、多層配線構造をもつ半導体装置において、上
層配線と下層配線が交差する箇所で前記下層配線に平行
に電気的に浮遊状態のダミー配線を設けるというもので
ある。
層配線と下層配線が交差する箇所で前記下層配線に平行
に電気的に浮遊状態のダミー配線を設けるというもので
ある。
第１図（ａ）は本発明の第１の実施例の２Ｒ配線構造半
導体装置を示す平面図、第１図（ｂ）は第１図（ａ）の
ｘ−ｘ’線断面図である。
導体装置を示す平面図、第１図（ｂ）は第１図（ａ）の
ｘ−ｘ’線断面図である。
ここで１はシリコン基板、２はフィールド酸化膜、３は
下層配線、３′はダミー配線であって下層配線と同じ材
質、厚さからなる。４は層間絶縁膜、５は上層配線、６
はカバー膜、７はモールド樹脂である。
下層配線、３′はダミー配線であって下層配線と同じ材
質、厚さからなる。４は層間絶縁膜、５は上層配線、６
はカバー膜、７はモールド樹脂である。
この状態で熱的にストレスをかけるとシリコンとモール
ド樹脂の熱膨張係数の差により、上層配線５が２〜３μ
ｍ程度移動する。その為、第２図に示すように、眉間絶
縁Ｉｌ！！Ｉ４にクラックが入り下層のダミー配線３′
と、上層配線５が短絡することがある。一方、３と３′
を適当な距離例えば、加工精度上杵される最小配線間隔
にし、層間絶縁膜４の形成に平坦化技術を採用すると３
と３′上で上層配線５は平坦化され、モールド樹脂のス
トレスは下層配線３には影響しない。よって、たとえ、
眉間絶縁膜にクラックが入って、上層配線とダミー配線
が短絡しても、上層配線と下層配線の短絡は回避でき、
特性上は問題なく動作する。
ド樹脂の熱膨張係数の差により、上層配線５が２〜３μ
ｍ程度移動する。その為、第２図に示すように、眉間絶
縁Ｉｌ！！Ｉ４にクラックが入り下層のダミー配線３′
と、上層配線５が短絡することがある。一方、３と３′
を適当な距離例えば、加工精度上杵される最小配線間隔
にし、層間絶縁膜４の形成に平坦化技術を採用すると３
と３′上で上層配線５は平坦化され、モールド樹脂のス
トレスは下層配線３には影響しない。よって、たとえ、
眉間絶縁膜にクラックが入って、上層配線とダミー配線
が短絡しても、上層配線と下層配線の短絡は回避でき、
特性上は問題なく動作する。
第３図は本発明の第２の実施例を示す平面図である。
ここでは３層配線における例を示す。１０゜２０．３０
はそれぞれ最下層配線、中間層配線最上層配線であり、
各配！！層における信号線又は電源線、１０’ 、２０
’はそれぞれ最下層ダミー配線、中間層ダミー配線であ
る。更に、この実施例より、配線層が多層となっても、
２層配線の場合と同様に眉間膜にクラックが入っても、
より上層の配線と下層の配線の短絡が防止できることは
明らかである。
はそれぞれ最下層配線、中間層配線最上層配線であり、
各配！！層における信号線又は電源線、１０’ 、２０
’はそれぞれ最下層ダミー配線、中間層ダミー配線であ
る。更に、この実施例より、配線層が多層となっても、
２層配線の場合と同様に眉間膜にクラックが入っても、
より上層の配線と下層の配線の短絡が防止できることは
明らかである。
以上説明したように本発明は、多層配線構造において、
配線層が交差する箇所の下層配線に平行にダミー配線を
設けることにより、モールド封止の場合に生ずる熱的ス
トレスにより、上層配線が移動しても上層配線とダミー
配線が短絡するだけで信号線間の短絡を回避でき回路機
能上、何ら支障なく動作させることができ、多層配線楕
遣半導体装貢の歩留り又は信頼性が向上する効果がある
。
配線層が交差する箇所の下層配線に平行にダミー配線を
設けることにより、モールド封止の場合に生ずる熱的ス
トレスにより、上層配線が移動しても上層配線とダミー
配線が短絡するだけで信号線間の短絡を回避でき回路機
能上、何ら支障なく動作させることができ、多層配線楕
遣半導体装貢の歩留り又は信頼性が向上する効果がある
。
第１図（ａ）は本発明の第１の実施例を示す半導体チッ
プの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ’線
断面図、第２図は第１の実施例におけるモールド樹脂に
よる上層配線層の移動状態を示す断面図、第３図は本発
明の第２の実施例を示す平面図、第４図（ａ）は従来の
構造を示す平面図、第４図（ｂ）は第４図（ａ＞のｘ−
ｘ’線断面図、第５図は従来例における上層配線移動状
態を示す断面図、第６図及び第７図はそれぞれ従来の改
良型の配線方式の平面図である。 １・・・シリコン基板、２・・・フィールド絶縁膜、３
・・・下層配線、３′・・・下層ダミー配線、４・・・
層間絶縁膜、５・・・上層配線、６・・・カバー膜、７
・・・モールド樹脂、１０・・・最下層配線、１０’・
・・最下層ダミー配線、２０・・・中間層配線、２０’
・・・中間層ダミー配線、３０・・・最上層配線。
プの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ’線
断面図、第２図は第１の実施例におけるモールド樹脂に
よる上層配線層の移動状態を示す断面図、第３図は本発
明の第２の実施例を示す平面図、第４図（ａ）は従来の
構造を示す平面図、第４図（ｂ）は第４図（ａ＞のｘ−
ｘ’線断面図、第５図は従来例における上層配線移動状
態を示す断面図、第６図及び第７図はそれぞれ従来の改
良型の配線方式の平面図である。 １・・・シリコン基板、２・・・フィールド絶縁膜、３
・・・下層配線、３′・・・下層ダミー配線、４・・・
層間絶縁膜、５・・・上層配線、６・・・カバー膜、７
・・・モールド樹脂、１０・・・最下層配線、１０’・
・・最下層ダミー配線、２０・・・中間層配線、２０’
・・・中間層ダミー配線、３０・・・最上層配線。
Claims (1)
- 多層配線構造をもつ半導体装置において、上層配線と下
層配線が交差する箇所で前記下層配線に平行に電気的に
浮遊状態のダミー配線を設けることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004333A JPH02184035A (ja) | 1989-01-10 | 1989-01-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004333A JPH02184035A (ja) | 1989-01-10 | 1989-01-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02184035A true JPH02184035A (ja) | 1990-07-18 |
Family
ID=11581526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1004333A Pending JPH02184035A (ja) | 1989-01-10 | 1989-01-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02184035A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
| JP2005340254A (ja) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 半導体装置およびその製造方法ならびに電子機器 |
| US6998653B2 (en) | 2002-05-29 | 2006-02-14 | Renesas Technology Corp. | Semiconductor device |
| JP2009071283A (ja) * | 2007-08-07 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
-
1989
- 1989-01-10 JP JP1004333A patent/JPH02184035A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
| US6998653B2 (en) | 2002-05-29 | 2006-02-14 | Renesas Technology Corp. | Semiconductor device |
| JP2005340254A (ja) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 半導体装置およびその製造方法ならびに電子機器 |
| JP2009071283A (ja) * | 2007-08-07 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970063592A (ko) | 다층 패드를 구비하는 반도체장치 및 그 제조방법 | |
| KR100610703B1 (ko) | 반도체 집적 회로 장치 | |
| JPS6343895B2 (ja) | ||
| KR910005379A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPS6325951A (ja) | 半導体装置 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH0556874B2 (ja) | ||
| JPH02183536A (ja) | 半導体装置 | |
| JPH02161755A (ja) | 半導体装置 | |
| KR0167291B1 (ko) | 반도체소자의 전극배선 | |
| JP2006210802A (ja) | 半導体装置 | |
| JPS63299143A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0669070B2 (ja) | 半導体装置 | |
| JPS6340346A (ja) | 半導体集積回路 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH03120848A (ja) | 半導体集積回路 | |
| JPS61225836A (ja) | 半導体装置の配線製造方法 | |
| JPH1041299A (ja) | 半導体装置の製造方法 | |
| JPH0685093A (ja) | 半導体集積回路の製造方法 | |
| JPH03263855A (ja) | 多層配線構造 | |
| JPH02143446A (ja) | 半導体装置 | |
| JPH04139869A (ja) | 混成集積回路 | |
| JPH0521426A (ja) | 半導体集積回路 | |
| JPH0193136A (ja) | 半導体装置 |