JPH09260549A - Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 - Google Patents
Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法Info
- Publication number
- JPH09260549A JPH09260549A JP8088804A JP8880496A JPH09260549A JP H09260549 A JPH09260549 A JP H09260549A JP 8088804 A JP8088804 A JP 8088804A JP 8880496 A JP8880496 A JP 8880496A JP H09260549 A JPH09260549 A JP H09260549A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- green sheet
- resistance element
- terminating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/401—Resistive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩパッケージにおける高速信号伝送を可
能ならしめる。また、そのようなＬＳＩパッケージの簡
易な製造を可能にする。 【解決手段】 終端抵抗素子１２は、セラミック配線基
板１０の貫通方向に埋設され、酸化金属および炭素のい
ずれかの微粉末とガラス微粉末との混合物からなる抵抗
ペーストが焼結されてできている。表面側配線１３は、
終端抵抗素子１２がセラミック配線基板１０の表面に露
出する部分とセラミック配線基板１０の表面に搭載され
るＬＳＩチップ２０の入出力回路とを結び、セラミック
配線基板１０の表面およびセラミック配線基板１０の表
層の内部に形成されている。裏面側配線１４は、終端抵
抗素子１２がセラミック配線基板１０の裏面に露出する
部分と電圧クランプ配線網１６とを結び、セラミック配
線基板１０の裏面に形成されている。
能ならしめる。また、そのようなＬＳＩパッケージの簡
易な製造を可能にする。 【解決手段】 終端抵抗素子１２は、セラミック配線基
板１０の貫通方向に埋設され、酸化金属および炭素のい
ずれかの微粉末とガラス微粉末との混合物からなる抵抗
ペーストが焼結されてできている。表面側配線１３は、
終端抵抗素子１２がセラミック配線基板１０の表面に露
出する部分とセラミック配線基板１０の表面に搭載され
るＬＳＩチップ２０の入出力回路とを結び、セラミック
配線基板１０の表面およびセラミック配線基板１０の表
層の内部に形成されている。裏面側配線１４は、終端抵
抗素子１２がセラミック配線基板１０の裏面に露出する
部分と電圧クランプ配線網１６とを結び、セラミック配
線基板１０の裏面に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ等の
電子装置に使用される半導体集積回路（以下、ＬＳＩ
（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ）と呼ぶ）を高密度に実装するＬＳＩパッ
ケージの構造および製造方法に関し、特に終端抵抗を内
蔵するＬＳＩパッケージおよびその製造方法に関する。
電子装置に使用される半導体集積回路（以下、ＬＳＩ
（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ）と呼ぶ）を高密度に実装するＬＳＩパッ
ケージの構造および製造方法に関し、特に終端抵抗を内
蔵するＬＳＩパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】近年、コンピュータをはじめとする情報
処理装置や通信装置等の電子装置においては、処理の高
速化の必要性から、その主要機能ブロックの多くはＬＳ
Ｉに納められている。さらにＬＳＩの高集積化が進み複
数の機能ブロックが１つのＬＳＩチップに納められるよ
うになれば、機能ブロック間の配線が短縮され、装置全
体の処理速度を速めることができる。
処理装置や通信装置等の電子装置においては、処理の高
速化の必要性から、その主要機能ブロックの多くはＬＳ
Ｉに納められている。さらにＬＳＩの高集積化が進み複
数の機能ブロックが１つのＬＳＩチップに納められるよ
うになれば、機能ブロック間の配線が短縮され、装置全
体の処理速度を速めることができる。
【０００３】一方、ＬＳＩの集積度の向上には工業上の
限界があり、経済上の最適化の観点からは、電子装置を
構成する複数の機能ブロックを複数のＬＳＩチップに分
けて収納し、これらのＬＳＩを高密度に配置することに
より、ＬＳＩチップ相互の配線距離を極力短縮して、電
子装置の処理の高速化を図るという手法が用いられてい
る。
限界があり、経済上の最適化の観点からは、電子装置を
構成する複数の機能ブロックを複数のＬＳＩチップに分
けて収納し、これらのＬＳＩを高密度に配置することに
より、ＬＳＩチップ相互の配線距離を極力短縮して、電
子装置の処理の高速化を図るという手法が用いられてい
る。
【０００４】特に、ＬＳＩチップをケースに納めず裸の
まま最小の間隔で小型の配線基板に実装したものはＬＳ
Ｉパッケージ（その代表例がマルチチップモジュール
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ。ＭＣＭ）であ
る）と呼ばれ、ＬＳＩチップ相互の配線距離を短縮して
電子装置の処理の高速化を効果的に実現する手法として
広く適用されつつある。
まま最小の間隔で小型の配線基板に実装したものはＬＳ
Ｉパッケージ（その代表例がマルチチップモジュール
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ。ＭＣＭ）であ
る）と呼ばれ、ＬＳＩチップ相互の配線距離を短縮して
電子装置の処理の高速化を効果的に実現する手法として
広く適用されつつある。
【０００５】このようなＬＳＩパッケージにおいては、
ＬＳＩチップ相互を結ぶ回路は、本来ＬＳＩチップ内部
に収容されるべきものがＬＳＩチップ間を跨いでいるも
のであるため、著しい高速性が要求される。現状では、
この回路上の伝送信号としては、数十メガヘルツから数
百メガヘルツの矩形波の信号が用いられている。
ＬＳＩチップ相互を結ぶ回路は、本来ＬＳＩチップ内部
に収容されるべきものがＬＳＩチップ間を跨いでいるも
のであるため、著しい高速性が要求される。現状では、
この回路上の伝送信号としては、数十メガヘルツから数
百メガヘルツの矩形波の信号が用いられている。
【０００６】このような回路を駆動するために、ＬＳＩ
パッケージにおけるＬＳＩチップの回路形式としては、
高速度で動作しかつ高い負荷駆動能力を有するエミッタ
フォロア形のエミッタカップルドロジック出力回路（以
下、ＥＣＬ（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄ Ｌｏｇｉ
ｃ）回路と略す）やソースフォロア形のガニングターミ
ネイテドロジック出力回路（以下、ＧＴＬ（Ｇｕｎｎｉ
ｎｇ Ｔｅｒｍｉｎａｔｅｄ Ｌｏｇｉｃ）回路と略
す）が使用されるようになっている。
パッケージにおけるＬＳＩチップの回路形式としては、
高速度で動作しかつ高い負荷駆動能力を有するエミッタ
フォロア形のエミッタカップルドロジック出力回路（以
下、ＥＣＬ（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄ Ｌｏｇｉ
ｃ）回路と略す）やソースフォロア形のガニングターミ
ネイテドロジック出力回路（以下、ＧＴＬ（Ｇｕｎｎｉ
ｎｇ Ｔｅｒｍｉｎａｔｅｄ Ｌｏｇｉｃ）回路と略
す）が使用されるようになっている。
【０００７】このような出力回路（ＥＣＬ回路およびＧ
ＴＬ回路）に接続される信号配線では、端部で反射が生
じ、多重反射によって伝送信号に歪みが生じる。したが
って、高速な信号伝送を行うに際し、信号配線は特性イ
ンピーダンスによって終端されなければならない。
ＴＬ回路）に接続される信号配線では、端部で反射が生
じ、多重反射によって伝送信号に歪みが生じる。したが
って、高速な信号伝送を行うに際し、信号配線は特性イ
ンピーダンスによって終端されなければならない。
【０００８】一般に、ＬＳＩパッケージでは、配線基板
上に１０〜１００個程度のＬＳＩチップが搭載される。
配線基板の大きさは一辺が６〜１５ｃｍの四角形である
から、ＬＳＩチップ間の信号配線長は１０ｃｍ〜３０ｃ
ｍに及ぶ。したがって、１ｎｓ以下のパルス立ち上り特
性をもつＬＳＩチップで駆動するような場合には、終端
抵抗が不可欠である。
上に１０〜１００個程度のＬＳＩチップが搭載される。
配線基板の大きさは一辺が６〜１５ｃｍの四角形である
から、ＬＳＩチップ間の信号配線長は１０ｃｍ〜３０ｃ
ｍに及ぶ。したがって、１ｎｓ以下のパルス立ち上り特
性をもつＬＳＩチップで駆動するような場合には、終端
抵抗が不可欠である。
【０００９】従来、このような終端抵抗は、独立したチ
ップ部品として配線基板の表面にＬＳＩチップとともに
並べられていたり、特開平１−１１９０４７号公報や特
開平３−２２７５６１号公報に示されるように配線基板
の表面にあらかじめ形成されていたりした。
ップ部品として配線基板の表面にＬＳＩチップとともに
並べられていたり、特開平１−１１９０４７号公報や特
開平３−２２７５６１号公報に示されるように配線基板
の表面にあらかじめ形成されていたりした。
【００１０】
【発明が解決しようとする課題】上述したように、ＬＳ
Ｉパッケージにおいて設けられる終端抵抗は、従来に
は、独立したチップ部品として配線基板の表面にＬＳＩ
チップとともに並べられていたり、配線基板の表面にあ
らかじめ形成されていたりした。
Ｉパッケージにおいて設けられる終端抵抗は、従来に
は、独立したチップ部品として配線基板の表面にＬＳＩ
チップとともに並べられていたり、配線基板の表面にあ
らかじめ形成されていたりした。
【００１１】これらのいずれの方式においても、配線基
板の表面のしかるべき面積を終端抵抗素子が占有するこ
とになるため、隣接するＬＳＩチップ相互の距離が大き
くなり、あるいは終端抵抗とＬＳＩチップの入出力回路
との距離が大きくなり、高速信号伝送に支障が生じる。
したがって、従来技術には、電子装置にＬＳＩパッケー
ジを使用する効果（当該ＬＳＩパッケージを使用する電
子装置における処理の高速化を図ることができるという
効果）を十分に達成できないという問題点があった。
板の表面のしかるべき面積を終端抵抗素子が占有するこ
とになるため、隣接するＬＳＩチップ相互の距離が大き
くなり、あるいは終端抵抗とＬＳＩチップの入出力回路
との距離が大きくなり、高速信号伝送に支障が生じる。
したがって、従来技術には、電子装置にＬＳＩパッケー
ジを使用する効果（当該ＬＳＩパッケージを使用する電
子装置における処理の高速化を図ることができるという
効果）を十分に達成できないという問題点があった。
【００１２】本発明の目的は上述の点に鑑み、ＭＣＭに
代表されるＬＳＩパッケージにおいて、配線基板の表面
における終端抵抗の占有面積を小さくすることができ、
ＬＳＩチップの入出力回路の近傍に終端抵抗を設置する
ことができ、高速信号伝送を可能ならしめるＬＳＩパッ
ケージ（終端抵抗内蔵型のＬＳＩパッケージ）を提供す
ることにある。また、本発明の目的は、そのような終端
抵抗内蔵型のＬＳＩパッケージの製造方法であるＬＳＩ
パッケージ製造方法を提供することにもある。
代表されるＬＳＩパッケージにおいて、配線基板の表面
における終端抵抗の占有面積を小さくすることができ、
ＬＳＩチップの入出力回路の近傍に終端抵抗を設置する
ことができ、高速信号伝送を可能ならしめるＬＳＩパッ
ケージ（終端抵抗内蔵型のＬＳＩパッケージ）を提供す
ることにある。また、本発明の目的は、そのような終端
抵抗内蔵型のＬＳＩパッケージの製造方法であるＬＳＩ
パッケージ製造方法を提供することにもある。
【００１３】
【課題を解決するための手段】本発明のＬＳＩパッケー
ジは、セラミックおよびガラスセラミックのいずれかを
主な絶縁材料とする配線基板と、前記配線基板の貫通方
向に埋設され酸化金属および炭素のいずれかの微粉末と
ガラス微粉末との混合物からなる抵抗ペーストが焼結さ
れてできている終端抵抗素子と、前記終端抵抗素子が前
記配線基板の表面に露出する部分と前記配線基板の表面
に搭載されるＬＳＩチップの入出力回路とを結び（リー
ドや接続端子を介して結んでいる）前記配線基板の表面
および前記配線基板の表層の内部に形成されている表面
側配線と、前記終端抵抗素子が前記配線基板の裏面に露
出する部分と電圧クランプ配線網とを結び前記配線基板
の裏面に形成されている裏面側配線とを有する。
ジは、セラミックおよびガラスセラミックのいずれかを
主な絶縁材料とする配線基板と、前記配線基板の貫通方
向に埋設され酸化金属および炭素のいずれかの微粉末と
ガラス微粉末との混合物からなる抵抗ペーストが焼結さ
れてできている終端抵抗素子と、前記終端抵抗素子が前
記配線基板の表面に露出する部分と前記配線基板の表面
に搭載されるＬＳＩチップの入出力回路とを結び（リー
ドや接続端子を介して結んでいる）前記配線基板の表面
および前記配線基板の表層の内部に形成されている表面
側配線と、前記終端抵抗素子が前記配線基板の裏面に露
出する部分と電圧クランプ配線網とを結び前記配線基板
の裏面に形成されている裏面側配線とを有する。
【００１４】なお、本発明のＬＳＩパッケージは、上記
の各構成要素に、「表面側配線の途中の位置にあたる箇
所で、かつ配線基板の表面に存在する箇所」および「裏
面側配線の途中の位置にあたる箇所」のいずれかに形成
されて終端抵抗素子と直列および並列のいずれかの態様
で接続されることにより終端抵抗値の微調整のために使
用される薄膜抵抗素子を付加するように構成することも
可能である。
の各構成要素に、「表面側配線の途中の位置にあたる箇
所で、かつ配線基板の表面に存在する箇所」および「裏
面側配線の途中の位置にあたる箇所」のいずれかに形成
されて終端抵抗素子と直列および並列のいずれかの態様
で接続されることにより終端抵抗値の微調整のために使
用される薄膜抵抗素子を付加するように構成することも
可能である。
【００１５】また、本発明のＬＳＩパッケージ製造方法
は、配線基板を構成するグリーンシートの材料と同一の
材料からなるグリーンシート上に終端抵抗素子となる抵
抗ペーストを印刷し乾燥することにより終端抵抗列グリ
ーンシートを形成する終端抵抗列グリーンシート形成工
程と、配線基板の製造工程において前記終端抵抗列グリ
ーンシート準備工程によって形成された終端抵抗列グリ
ーンシートを配線基板におけるグリーンシートの積層方
向と垂直方向に埋め込むグリーンシート埋込み工程と、
前記グリーンシート埋込み工程によって配線基板のグリ
ーンシートに埋め込まれた終端抵抗列グリーンシートを
配線基板のグリーンシートとともに一括して焼成し焼結
する焼結工程とを有する。
は、配線基板を構成するグリーンシートの材料と同一の
材料からなるグリーンシート上に終端抵抗素子となる抵
抗ペーストを印刷し乾燥することにより終端抵抗列グリ
ーンシートを形成する終端抵抗列グリーンシート形成工
程と、配線基板の製造工程において前記終端抵抗列グリ
ーンシート準備工程によって形成された終端抵抗列グリ
ーンシートを配線基板におけるグリーンシートの積層方
向と垂直方向に埋め込むグリーンシート埋込み工程と、
前記グリーンシート埋込み工程によって配線基板のグリ
ーンシートに埋め込まれた終端抵抗列グリーンシートを
配線基板のグリーンシートとともに一括して焼成し焼結
する焼結工程とを有する。
【００１６】なお、本発明のＬＳＩパッケージ製造方法
は、上記の各工程に、配線基板の表面に形成される薄膜
抵抗素子を金属膜および酸化金属膜のいずれかに対する
薄膜プロセスにて形成する薄膜抵抗素子形成工程と、前
記薄膜抵抗素子形成工程によって形成された薄膜抵抗素
子を前記焼結工程で配線基板中に形成された終端抵抗素
子と直列および並列のいずれかの接続態様で「ＬＳＩチ
ップの入出力回路と電圧クランプ配線網とを結ぶ回路」
に接続する抵抗接続工程と、物理的作用および化学的作
用のいずれかにより薄膜抵抗素子の寸法および電気抵抗
率のいずれかを変更することにより終端抵抗素子と薄膜
抵抗素子との合成抵抗値が所望の終端抵抗値になるよう
に微調整するトリミング工程とを付加することも可能で
ある。
は、上記の各工程に、配線基板の表面に形成される薄膜
抵抗素子を金属膜および酸化金属膜のいずれかに対する
薄膜プロセスにて形成する薄膜抵抗素子形成工程と、前
記薄膜抵抗素子形成工程によって形成された薄膜抵抗素
子を前記焼結工程で配線基板中に形成された終端抵抗素
子と直列および並列のいずれかの接続態様で「ＬＳＩチ
ップの入出力回路と電圧クランプ配線網とを結ぶ回路」
に接続する抵抗接続工程と、物理的作用および化学的作
用のいずれかにより薄膜抵抗素子の寸法および電気抵抗
率のいずれかを変更することにより終端抵抗素子と薄膜
抵抗素子との合成抵抗値が所望の終端抵抗値になるよう
に微調整するトリミング工程とを付加することも可能で
ある。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１８】（１） 本発明のＬＳＩパッケージについ
て
て
【００１９】図１は、本発明のＬＳＩパッケージの第１
の実施例（請求項１記載の発明に対応する実施例）の構
造を模式的に示す断面図である。
の実施例（請求項１記載の発明に対応する実施例）の構
造を模式的に示す断面図である。
【００２０】本実施例のＬＳＩパッケージは、セラミッ
クグリーンシート１１（図３参照）が積層されて成るセ
ラミック配線基板１０と、終端抵抗素子１２と、表面側
配線１３（セラミック配線基板１０の表面およびセラミ
ック配線基板１０の表層の内部に形成される配線）と、
裏面側配線１４（セラミック配線基板１０の裏面に形成
される配線）と、スルーホール１５と、電圧クランプ配
線網１６と、ＬＳＩチップ２０と、接続端子２１と、リ
ード２２と、入出力ピン４０とを含んで構成されてい
る。なお、本実施例では、配線基板はセラミック配線基
板１０であるものとしたが、ガラスセラミック配線基板
であっても本発明を実現することができる。また、この
ＬＳＩパッケージは、セラミック配線基板１０内に内層
配線を有している（ただし、内層配線の有無にかかわら
ず本発明の考え方を適用できることはいうまでもない。
後述する第２の実施例についても同様）。
クグリーンシート１１（図３参照）が積層されて成るセ
ラミック配線基板１０と、終端抵抗素子１２と、表面側
配線１３（セラミック配線基板１０の表面およびセラミ
ック配線基板１０の表層の内部に形成される配線）と、
裏面側配線１４（セラミック配線基板１０の裏面に形成
される配線）と、スルーホール１５と、電圧クランプ配
線網１６と、ＬＳＩチップ２０と、接続端子２１と、リ
ード２２と、入出力ピン４０とを含んで構成されてい
る。なお、本実施例では、配線基板はセラミック配線基
板１０であるものとしたが、ガラスセラミック配線基板
であっても本発明を実現することができる。また、この
ＬＳＩパッケージは、セラミック配線基板１０内に内層
配線を有している（ただし、内層配線の有無にかかわら
ず本発明の考え方を適用できることはいうまでもない。
後述する第２の実施例についても同様）。
【００２１】次に、図１を参照して、本実施例のＬＳＩ
パッケージの構造的な特徴を述べる。
パッケージの構造的な特徴を述べる。
【００２２】本実施例のＬＳＩパッケージは、以下の
〜に示すような構造的な特徴（動作上の特徴をも含
む）を有している。
〜に示すような構造的な特徴（動作上の特徴をも含
む）を有している。
【００２３】 セラミックグリーンシート１１が積層
されたセラミック配線基板１０には、終端抵抗素子１２
が埋め込まれている。セラミック配線基板１０における
終端抵抗素子１２の埋設方向は、セラミック配線基板１
０の貫通方向（セラミック配線基板１０の表裏を結ぶ方
向）である。終端抵抗素子１２は、酸化金属または炭素
の微粉末とガラス微粉末との混合物からなる抵抗ペース
トが焼結されてできている。
されたセラミック配線基板１０には、終端抵抗素子１２
が埋め込まれている。セラミック配線基板１０における
終端抵抗素子１２の埋設方向は、セラミック配線基板１
０の貫通方向（セラミック配線基板１０の表裏を結ぶ方
向）である。終端抵抗素子１２は、酸化金属または炭素
の微粉末とガラス微粉末との混合物からなる抵抗ペース
トが焼結されてできている。
【００２４】 終端抵抗素子１２の一端は、セラミッ
ク配線基板１０の表面に露出しており、表面側配線１
３，接続端子２１，およびリード２２を介して、ＬＳＩ
チップ２０（セラミック配線基板１０の表面に搭載され
るＬＳＩチップ２０）の入出力回路と接続されている。
ク配線基板１０の表面に露出しており、表面側配線１
３，接続端子２１，およびリード２２を介して、ＬＳＩ
チップ２０（セラミック配線基板１０の表面に搭載され
るＬＳＩチップ２０）の入出力回路と接続されている。
【００２５】 終端抵抗素子１２の他の一端は、セラ
ミック配線基板１０の裏面に露出しており、裏面側配線
１４およびスルーホール１５を介して、電圧クランプ配
線網１６と接続されている。
ミック配線基板１０の裏面に露出しており、裏面側配線
１４およびスルーホール１５を介して、電圧クランプ配
線網１６と接続されている。
【００２６】 セラミック配線基板１０に搭載された
ＬＳＩチップ２０は、ＥＣＬ回路であり、セラミック配
線基板１０の内外の信号配線は全て５０オームの特性イ
ンピーダンスとなるような寸法でできており、終端抵抗
素子１２も設計値は５０オームとなっている。ただし、
このような値は一例である。
ＬＳＩチップ２０は、ＥＣＬ回路であり、セラミック配
線基板１０の内外の信号配線は全て５０オームの特性イ
ンピーダンスとなるような寸法でできており、終端抵抗
素子１２も設計値は５０オームとなっている。ただし、
このような値は一例である。
【００２７】図２は、本発明のＬＳＩパッケージの第２
の実施例（請求項２記載の発明に対応する実施例）の構
造を俯瞰的に示す断面図である。
の実施例（請求項２記載の発明に対応する実施例）の構
造を俯瞰的に示す断面図である。
【００２８】本実施例のＬＳＩパッケージは、セラミッ
クグリーンシート１１が積層されて成るセラミック配線
基板１０と、終端抵抗素子１２と、表面側配線１３と、
裏面側配線１４と、スルーホール１５と、電圧クランプ
配線網１６と、薄膜抵抗素子１７と、ＬＳＩチップ２０
と、接続端子２１と、リード２２と、入出力ピン４０と
を含んで構成されている。なお、本実施例では、配線基
板はセラミック配線基板１０であるものとしたが、ガラ
スセラミック配線基板であっても本発明を実現すること
ができる。
クグリーンシート１１が積層されて成るセラミック配線
基板１０と、終端抵抗素子１２と、表面側配線１３と、
裏面側配線１４と、スルーホール１５と、電圧クランプ
配線網１６と、薄膜抵抗素子１７と、ＬＳＩチップ２０
と、接続端子２１と、リード２２と、入出力ピン４０と
を含んで構成されている。なお、本実施例では、配線基
板はセラミック配線基板１０であるものとしたが、ガラ
スセラミック配線基板であっても本発明を実現すること
ができる。
【００２９】次に、図２を参照して、本実施例のＬＳＩ
パッケージの構造的な特徴を述べる。
パッケージの構造的な特徴を述べる。
【００３０】本実施例のＬＳＩパッケージは、以下の
〜に示すような構造的な特徴（動作上の特徴をも含
む）を有している。
〜に示すような構造的な特徴（動作上の特徴をも含
む）を有している。
【００３１】 セラミックグリーンシート１１が積層
されたセラミック配線基板１０には、終端抵抗素子１２
が埋め込まれている。セラミック配線基板１０における
終端抵抗素子１２の埋設方向は、セラミック配線基板１
０の貫通方向である。終端抵抗素子１２は、酸化金属ま
たは炭素の微粉末とガラス微粉末との混合物からなる抵
抗ペーストが焼結されてできている。これらの点は、第
１の実施例と同様である。
されたセラミック配線基板１０には、終端抵抗素子１２
が埋め込まれている。セラミック配線基板１０における
終端抵抗素子１２の埋設方向は、セラミック配線基板１
０の貫通方向である。終端抵抗素子１２は、酸化金属ま
たは炭素の微粉末とガラス微粉末との混合物からなる抵
抗ペーストが焼結されてできている。これらの点は、第
１の実施例と同様である。
【００３２】 終端抵抗素子１２の一端（終端抵抗素
子１２がセラミック配線基板１０の表面に露出している
端部）は、セラミック配線基板１０の表面に形成された
表面側配線１３において、セラミック配線基板１０の表
面に形成された薄膜抵抗素子１７に結ばれている。すな
わち、薄膜抵抗素子１７は、「表面側配線１３の途中の
位置にあたる箇所で、かつセラミック配線基板１０の表
面に存在する箇所」に形成されている。なお、薄膜抵抗
素子１７が形成される箇所としては、本実施例における
箇所以外に、「裏面側配線１４の途中の位置にあたる箇
所」とすることも可能である。
子１２がセラミック配線基板１０の表面に露出している
端部）は、セラミック配線基板１０の表面に形成された
表面側配線１３において、セラミック配線基板１０の表
面に形成された薄膜抵抗素子１７に結ばれている。すな
わち、薄膜抵抗素子１７は、「表面側配線１３の途中の
位置にあたる箇所で、かつセラミック配線基板１０の表
面に存在する箇所」に形成されている。なお、薄膜抵抗
素子１７が形成される箇所としては、本実施例における
箇所以外に、「裏面側配線１４の途中の位置にあたる箇
所」とすることも可能である。
【００３３】 に示したようにして薄膜抵抗素子１
７に結ばれた終端抵抗素子１２の一端は、さらに、薄膜
抵抗素子１７を経由し、接続端子２１およびリード２２
を介して、ＬＳＩチップ２０の入出力回路と接続されて
いる。
７に結ばれた終端抵抗素子１２の一端は、さらに、薄膜
抵抗素子１７を経由し、接続端子２１およびリード２２
を介して、ＬＳＩチップ２０の入出力回路と接続されて
いる。
【００３４】 終端抵抗素子１２の他の一端は、セラ
ミック配線基板１０の裏面に露出しており、裏面側配線
１４およびスルーホール１５を介して、電圧クランプ配
線網１６と接続されている。すなわち、ＬＳＩチップ２
０に係る接続端子２１は、薄膜抵抗素子１７と終端抵抗
素子１２との直列抵抗により、終端されている。
ミック配線基板１０の裏面に露出しており、裏面側配線
１４およびスルーホール１５を介して、電圧クランプ配
線網１６と接続されている。すなわち、ＬＳＩチップ２
０に係る接続端子２１は、薄膜抵抗素子１７と終端抵抗
素子１２との直列抵抗により、終端されている。
【００３５】 セラミック配線基板１０に搭載された
ＬＳＩチップ２０は、ＥＣＬ回路であり、セラミック配
線基板１０の内外の信号配線は全て５０オームの特性イ
ンピーダンスとなるような寸法でできており、終端抵抗
素子１２も設計値は５０オームとなっている。ただし、
このような値は一例である。
ＬＳＩチップ２０は、ＥＣＬ回路であり、セラミック配
線基板１０の内外の信号配線は全て５０オームの特性イ
ンピーダンスとなるような寸法でできており、終端抵抗
素子１２も設計値は５０オームとなっている。ただし、
このような値は一例である。
【００３６】次に、第１の実施例のＬＳＩパッケージに
対する本実施例（第２の実施例）のＬＳＩパッケージの
特徴点である「薄膜抵抗素子１７の存在」について、説
明を加える。
対する本実施例（第２の実施例）のＬＳＩパッケージの
特徴点である「薄膜抵抗素子１７の存在」について、説
明を加える。
【００３７】セラミック配線基板１０に埋め込まれてい
る終端抵抗素子１２は、酸化金属または炭素の微粉末と
ガラス微粉末との混合物からなる抵抗ペーストが印刷さ
れ焼結されるプロセス、いわゆる厚膜プロセスで形成さ
れる。したがって、一般に、その抵抗値は設計値に対し
１０パーセント程度の製造上のばらつきをもった値にな
る。
る終端抵抗素子１２は、酸化金属または炭素の微粉末と
ガラス微粉末との混合物からなる抵抗ペーストが印刷さ
れ焼結されるプロセス、いわゆる厚膜プロセスで形成さ
れる。したがって、一般に、その抵抗値は設計値に対し
１０パーセント程度の製造上のばらつきをもった値にな
る。
【００３８】本実施例のＬＳＩパッケージでは、第１の
実施例のＬＳＩパッケージと同様に、信号配線の特性イ
ンピーダンスは全て５０オームとしており、２００メガ
ヘルツ以上の周波数で３０ｃｍ以上の長さの信号配線に
おいて矩形波の信号を伝送するには、終端抵抗値を１パ
ーセント程度の誤差に収めねばならない。
実施例のＬＳＩパッケージと同様に、信号配線の特性イ
ンピーダンスは全て５０オームとしており、２００メガ
ヘルツ以上の周波数で３０ｃｍ以上の長さの信号配線に
おいて矩形波の信号を伝送するには、終端抵抗値を１パ
ーセント程度の誤差に収めねばならない。
【００３９】第１の実施例では、このような要求（終端
抵抗値を１パーセント程度の誤差に収めねばならないと
いう要求）に応えるために、終端抵抗素子１２の抵抗値
の精度の向上で対処しなければならなかった。しかしな
がら、一般に、終端抵抗素子１２の抵抗値には、上述の
ような製造上のばらつきが存在する。
抵抗値を１パーセント程度の誤差に収めねばならないと
いう要求）に応えるために、終端抵抗素子１２の抵抗値
の精度の向上で対処しなければならなかった。しかしな
がら、一般に、終端抵抗素子１２の抵抗値には、上述の
ような製造上のばらつきが存在する。
【００４０】これに対して、本実施例（第２の実施例）
では、上述のような要求に、終端抵抗素子１２および薄
膜抵抗素子１７の両者によって、次のように対処するこ
とができる。
では、上述のような要求に、終端抵抗素子１２および薄
膜抵抗素子１７の両者によって、次のように対処するこ
とができる。
【００４１】すなわち、セラミック配線基板１０に埋め
込まれた厚膜プロセスによって形成された終端抵抗素子
１２の抵抗値については、設計中心値を４４オームと
し、４０オームから４８オームの抵抗値のばらつきを許
す。その代わりに、セラミック配線基板１０の表面に設
けられた薄膜抵抗素子１７の抵抗値について、２オーム
から１０オームの間でトリミング（微調整）を施すこと
で、終端抵抗値を１パーセント以下の抵抗値誤差に抑え
る。
込まれた厚膜プロセスによって形成された終端抵抗素子
１２の抵抗値については、設計中心値を４４オームと
し、４０オームから４８オームの抵抗値のばらつきを許
す。その代わりに、セラミック配線基板１０の表面に設
けられた薄膜抵抗素子１７の抵抗値について、２オーム
から１０オームの間でトリミング（微調整）を施すこと
で、終端抵抗値を１パーセント以下の抵抗値誤差に抑え
る。
【００４２】なお、終端抵抗の耐電力については、その
８０パーセント以上をセラミック配線基板１０中の終端
抵抗素子１２が引き受け、薄膜抵抗素子１７は２０パー
セント以下の電力のみを引き受けるだけでよい。したが
って、上述のような対処を行うに際して、セラミック配
線基板１０の表面の抵抗（薄膜抵抗素子１７）の占有面
積を小さく抑えることができ、それほど大きな抵抗素子
の占有面積をセラミック配線基板１０の表面上にとる必
要がない。
８０パーセント以上をセラミック配線基板１０中の終端
抵抗素子１２が引き受け、薄膜抵抗素子１７は２０パー
セント以下の電力のみを引き受けるだけでよい。したが
って、上述のような対処を行うに際して、セラミック配
線基板１０の表面の抵抗（薄膜抵抗素子１７）の占有面
積を小さく抑えることができ、それほど大きな抵抗素子
の占有面積をセラミック配線基板１０の表面上にとる必
要がない。
【００４３】付言すると、以上のような点で本実施例の
ＬＳＩパッケージは第１の実施例のＬＳＩパッケージよ
りも優れているが、ＬＳＩパッケージにおける各種特性
値（インピーダンス値や周波数値等）によっては、第１
の実施例のＬＳＩパッケージでも十分に実用に供するこ
とができることはいうまでもない。
ＬＳＩパッケージは第１の実施例のＬＳＩパッケージよ
りも優れているが、ＬＳＩパッケージにおける各種特性
値（インピーダンス値や周波数値等）によっては、第１
の実施例のＬＳＩパッケージでも十分に実用に供するこ
とができることはいうまでもない。
【００４４】また、本実施例では、終端抵抗素子１２と
薄膜抵抗素子１７とが直列に接続される場合について述
べたが、両者を並列に接続して終端抵抗値を設定するこ
とも可能である。
薄膜抵抗素子１７とが直列に接続される場合について述
べたが、両者を並列に接続して終端抵抗値を設定するこ
とも可能である。
【００４５】（２） 本発明のＬＳＩパッケージ製造方
法について
法について
【００４６】Ａ．第１の実施例
【００４７】図３は、本発明のＬＳＩパッケージ製造方
法の第１の実施例を説明するための図である。この図
は、終端抵抗素子１２が一列に配置され印刷された終端
抵抗列グリーンシート１８（主たる配線基板であるセラ
ミック配線基板１０のグリーンシートであるセラミック
グリーンシート１１と同一の材料であるセラミックを材
料とするグリーンシート）と、その終端抵抗列グリーン
シート１８をセラミック配線基板１０のセラミックグリ
ーンシート１１に埋め込む態様とを、俯瞰的に示す図で
ある。
法の第１の実施例を説明するための図である。この図
は、終端抵抗素子１２が一列に配置され印刷された終端
抵抗列グリーンシート１８（主たる配線基板であるセラ
ミック配線基板１０のグリーンシートであるセラミック
グリーンシート１１と同一の材料であるセラミックを材
料とするグリーンシート）と、その終端抵抗列グリーン
シート１８をセラミック配線基板１０のセラミックグリ
ーンシート１１に埋め込む態様とを、俯瞰的に示す図で
ある。
【００４８】次に、本実施例のＬＳＩパッケージ製造方
法の処理内容について説明する。
法の処理内容について説明する。
【００４９】本実施例のＬＳＩパッケージ製造方法は、
以下の〜に示す工程を有している。
以下の〜に示す工程を有している。
【００５０】 終端抵抗列グリーンシート形成工程 セラミックグリーンシート１１を積層して成るセラミッ
ク配線基板１０の製造工程に先立ち、あらかじめ、セラ
ミックグリーンシート１１上に抵抗ペースト（終端抵抗
素子１２となる抵抗ペースト）を一列に配置した終端抵
抗列グリーンシート１８を形成しておく（図３参照）。
すなわち、セラミック配線基板１０を構成するグリーン
シート（セラミックグリーンシート１１）の材料と同一
の材料からなるグリーンシート上に終端抵抗素子１２と
なる抵抗ペーストを印刷し乾燥することにより、終端抵
抗列グリーンシート１８を形成する。
ク配線基板１０の製造工程に先立ち、あらかじめ、セラ
ミックグリーンシート１１上に抵抗ペースト（終端抵抗
素子１２となる抵抗ペースト）を一列に配置した終端抵
抗列グリーンシート１８を形成しておく（図３参照）。
すなわち、セラミック配線基板１０を構成するグリーン
シート（セラミックグリーンシート１１）の材料と同一
の材料からなるグリーンシート上に終端抵抗素子１２と
なる抵抗ペーストを印刷し乾燥することにより、終端抵
抗列グリーンシート１８を形成する。
【００５１】 グリーンシート埋込み工程 の終端抵抗列グリーンシート形成工程で形成された終
端抵抗列グリーンシート１８を、セラミック配線基板１
０のＬＳＩチップ搭載領域を取り囲む形に、セラミック
配線基板１０の貫通方向に終端抵抗素子１２が配置され
るように埋設する。すなわち、セラミック配線基板１０
の製造工程において、終端抵抗列グリーンシート１８を
セラミック配線基板１０におけるセラミックグリーンシ
ート１１の積層方向と垂直方向に埋め込む。
端抵抗列グリーンシート１８を、セラミック配線基板１
０のＬＳＩチップ搭載領域を取り囲む形に、セラミック
配線基板１０の貫通方向に終端抵抗素子１２が配置され
るように埋設する。すなわち、セラミック配線基板１０
の製造工程において、終端抵抗列グリーンシート１８を
セラミック配線基板１０におけるセラミックグリーンシ
ート１１の積層方向と垂直方向に埋め込む。
【００５２】 焼結工程 のグリーンシート埋込み工程によってセラミック配線
基板１０のグリーンシート（セラミックグリーンシート
１１）に埋め込まれた終端抵抗列グリーンシート１８
を、セラミック配線基板１０（セラミックグリーンシー
ト１１）とともに、一括して（同時に）焼成し焼結す
る。
基板１０のグリーンシート（セラミックグリーンシート
１１）に埋め込まれた終端抵抗列グリーンシート１８
を、セラミック配線基板１０（セラミックグリーンシー
ト１１）とともに、一括して（同時に）焼成し焼結す
る。
【００５３】以上ような一連の工程によって、本発明の
ＬＳＩパッケージの第１の実施例（図１参照）を製造す
ることができる。
ＬＳＩパッケージの第１の実施例（図１参照）を製造す
ることができる。
【００５４】このようにして製造されたＬＳＩパッケー
ジでは、終端抵抗素子１２の一端がセラミック配線基板
１０の表面に露出してＬＳＩチップ２０の入出力回路と
結ばれ、終端抵抗素子１２の他の一端が電圧クランプ配
線網１６と結ばれている。これによって、ＬＳＩチップ
２０の周囲に終端抵抗が用意されることとなる。
ジでは、終端抵抗素子１２の一端がセラミック配線基板
１０の表面に露出してＬＳＩチップ２０の入出力回路と
結ばれ、終端抵抗素子１２の他の一端が電圧クランプ配
線網１６と結ばれている。これによって、ＬＳＩチップ
２０の周囲に終端抵抗が用意されることとなる。
【００５５】なお、配線基板がセラミック配線基板１０
ではなくガラスセラミック配線基板であってよいことは
いうまでもない。この場合には、終端抵抗列グリーンシ
ート１８もガラスセラミックを材料とする。
ではなくガラスセラミック配線基板であってよいことは
いうまでもない。この場合には、終端抵抗列グリーンシ
ート１８もガラスセラミックを材料とする。
【００５６】Ｂ．第２の実施例
【００５７】本発明のＬＳＩパッケージ製造方法の第２
の実施例では、上記の第１の実施例における〜の工
程とともに、以下の〜に示す各工程の処理が行われ
る。
の実施例では、上記の第１の実施例における〜の工
程とともに、以下の〜に示す各工程の処理が行われ
る。
【００５８】 薄膜抵抗素子形成工程 セラミック配線基板１０の表面に形成される薄膜抵抗素
子１７（図２参照）を金属膜または酸化金属膜に対する
薄膜プロセスにて形成する。なお、薄膜プロセスは、真
空蒸着またはスパッタリング等で代表される。
子１７（図２参照）を金属膜または酸化金属膜に対する
薄膜プロセスにて形成する。なお、薄膜プロセスは、真
空蒸着またはスパッタリング等で代表される。
【００５９】 抵抗接続工程 の薄膜抵抗素子形成工程によって形成された薄膜抵抗
素子１７を、の焼結工程でセラミック配線基板１０中
に形成された終端抵抗素子１２と直列（ここでは、「直
列」としたが「並列」でもかまわない）の接続態様で、
「ＬＳＩチップ２０の入出力回路と電圧クランプ配線網
１６とを結ぶ回路」に接続する。
素子１７を、の焼結工程でセラミック配線基板１０中
に形成された終端抵抗素子１２と直列（ここでは、「直
列」としたが「並列」でもかまわない）の接続態様で、
「ＬＳＩチップ２０の入出力回路と電圧クランプ配線網
１６とを結ぶ回路」に接続する。
【００６０】 トリミング工程 物理的作用または化学的作用（研磨，切削，またはレー
ザー照射等）によって、薄膜抵抗素子１７の寸法または
電気抵抗率を変更する。これにより、終端抵抗素子１２
と薄膜抵抗素子１７との合成抵抗値が所望の終端抵抗値
になるように、微調整（トリミング）を行う。
ザー照射等）によって、薄膜抵抗素子１７の寸法または
電気抵抗率を変更する。これにより、終端抵抗素子１２
と薄膜抵抗素子１７との合成抵抗値が所望の終端抵抗値
になるように、微調整（トリミング）を行う。
【００６１】以上の〜の一連の工程により、高精度
の終端を実現することが可能になる。これによって、上
述の第２の実施例のＬＳＩパッケージ（図２参照）を製
造することができる。
の終端を実現することが可能になる。これによって、上
述の第２の実施例のＬＳＩパッケージ（図２参照）を製
造することができる。
【００６２】Ｃ．第３の実施例
【００６３】図４は、本発明のＬＳＩパッケージ製造方
法の第３の実施例を説明するための図である。
法の第３の実施例を説明するための図である。
【００６４】本実施例のＬＳＩパッケージ製造方法で
は、上記の第１の実施例または第２の実施例における
のグリーンシート埋込み工程との焼結工程との間に、
付加的に、以下の′に示す工程の処理が行われる（図
４参照）。
は、上記の第１の実施例または第２の実施例における
のグリーンシート埋込み工程との焼結工程との間に、
付加的に、以下の′に示す工程の処理が行われる（図
４参照）。
【００６５】′ 平坦化工程 セラミック配線基板１０の焼成に先立ち、終端抵抗列グ
リーンシート１８が埋め込まれたセラミック配線基板１
０の表面および裏面の凹凸を、ドクターブレード３０で
除去する。すなわち、セラミック配線基板１０に埋め込
まれた終端抵抗列グリーンシート１８がセラミック配線
基板１０の表面および裏面からはみ出した部分をドクタ
ーブレード３０でかき取り、終端抵抗列グリーンシート
１８が埋め込まれたセラミック配線基板１０全体の表面
および裏面を平坦にする（図４は、そのような平坦作業
の態様を示す断面図である）。
リーンシート１８が埋め込まれたセラミック配線基板１
０の表面および裏面の凹凸を、ドクターブレード３０で
除去する。すなわち、セラミック配線基板１０に埋め込
まれた終端抵抗列グリーンシート１８がセラミック配線
基板１０の表面および裏面からはみ出した部分をドクタ
ーブレード３０でかき取り、終端抵抗列グリーンシート
１８が埋め込まれたセラミック配線基板１０全体の表面
および裏面を平坦にする（図４は、そのような平坦作業
の態様を示す断面図である）。
【００６６】この平坦化工程の存在意義は、次の点にあ
る。セラミック配線基板１０には、ＬＳＩチップ２０を
はじめとして、各種表面実装素子がはんだ付けされる。
ここで、はんだ付け後の洗浄を効率よく行うには、基板
表面（セラミック配線基板１０の表面および裏面）が平
坦であることが望ましい。ここに、終端抵抗列グリーン
シート１８が埋め込まれたセラミック配線基板１０の表
面および裏面を平坦化し、表裏２つの平坦な面を持つセ
ラミック配線基板１０を形成する意義がある。
る。セラミック配線基板１０には、ＬＳＩチップ２０を
はじめとして、各種表面実装素子がはんだ付けされる。
ここで、はんだ付け後の洗浄を効率よく行うには、基板
表面（セラミック配線基板１０の表面および裏面）が平
坦であることが望ましい。ここに、終端抵抗列グリーン
シート１８が埋め込まれたセラミック配線基板１０の表
面および裏面を平坦化し、表裏２つの平坦な面を持つセ
ラミック配線基板１０を形成する意義がある。
【００６７】なお、上記の各ＬＳＩパッケージ製造方法
に関しては、第１の実施例が請求項３記載の発明に対応
し、第２の実施例が請求項４記載の発明に対応し、第３
の実施例が請求項５記載の発明に対応する。
に関しては、第１の実施例が請求項３記載の発明に対応
し、第２の実施例が請求項４記載の発明に対応し、第３
の実施例が請求項５記載の発明に対応する。
【００６８】
【発明の効果】以上説明したように、本発明によると、
以下に示すような効果が生じる。
以下に示すような効果が生じる。
【００６９】第１の効果は、ＬＳＩチップの入出力回路
の近傍での終端を実現することができ、終端抵抗とＬＳ
Ｉチップの入出力回路との距離を小さくすることができ
るという効果である。このような効果が生じる理由は、
本発明のＬＳＩパッケージでは、終端抵抗素子が配線基
板の貫通方向に内蔵されるからである。
の近傍での終端を実現することができ、終端抵抗とＬＳ
Ｉチップの入出力回路との距離を小さくすることができ
るという効果である。このような効果が生じる理由は、
本発明のＬＳＩパッケージでは、終端抵抗素子が配線基
板の貫通方向に内蔵されるからである。
【００７０】第２の効果は、隣接するＬＳＩチップ相互
の距離を小さくすることができ、複数のＬＳＩチップを
高密度に配置できるので、ＬＳＩチップ相互を接続する
信号配線の長さを短縮することができるという効果であ
る。このような効果が生じる理由は、本発明のＬＳＩパ
ッケージでは、終端抵抗素子が配線基板の表面および裏
面をほとんど占有しない（終端抵抗素子の多くの部分は
配線基板内部に形成されるので、配線基板の表面をほと
んど占有しない）からである。
の距離を小さくすることができ、複数のＬＳＩチップを
高密度に配置できるので、ＬＳＩチップ相互を接続する
信号配線の長さを短縮することができるという効果であ
る。このような効果が生じる理由は、本発明のＬＳＩパ
ッケージでは、終端抵抗素子が配線基板の表面および裏
面をほとんど占有しない（終端抵抗素子の多くの部分は
配線基板内部に形成されるので、配線基板の表面をほと
んど占有しない）からである。
【００７１】以上のような第１の効果および第２の効果
によって、信号配線の終端効果が高くなり、高速信号伝
送が可能となって、「ＬＳＩパッケージを電子装置に使
用することによってその電子装置における処理の高速化
を図ることができる」というＬＳＩパッケージ採用の効
果を真に達成することができるようになる。
によって、信号配線の終端効果が高くなり、高速信号伝
送が可能となって、「ＬＳＩパッケージを電子装置に使
用することによってその電子装置における処理の高速化
を図ることができる」というＬＳＩパッケージ採用の効
果を真に達成することができるようになる。
【００７２】第３の効果は、所望の精度および個数の終
端抵抗素子を有するＬＳＩパッケージを安価に実現する
ことができるという効果である。このような効果が生じ
る理由は、本発明のＬＳＩパッケージ製造方法では、終
端抵抗素子を安価な厚膜プロセスで、しかも配線基板と
の同時焼成で形成することができるからである。また、
精度の保証については、請求項４記載の発明のＬＳＩパ
ッケージ製造方法によって、小型の薄膜抵抗素子で終端
抵抗値を調整することができるからである。
端抵抗素子を有するＬＳＩパッケージを安価に実現する
ことができるという効果である。このような効果が生じ
る理由は、本発明のＬＳＩパッケージ製造方法では、終
端抵抗素子を安価な厚膜プロセスで、しかも配線基板と
の同時焼成で形成することができるからである。また、
精度の保証については、請求項４記載の発明のＬＳＩパ
ッケージ製造方法によって、小型の薄膜抵抗素子で終端
抵抗値を調整することができるからである。
【図１】本発明のＬＳＩパッケージの第１の実施例の構
造を模式的に示す断面図である。
造を模式的に示す断面図である。
【図２】本発明のＬＳＩパッケージの第２の実施例の構
造を俯瞰的に示す断面図である。
造を俯瞰的に示す断面図である。
【図３】本発明のＬＳＩパッケージ製造方法の第１の実
施例を説明するための図である。
施例を説明するための図である。
【図４】本発明のＬＳＩパッケージ製造方法の第３の実
施例を説明するための図である。
施例を説明するための図である。
１０ セラミック配線基板 １１ セラミックグリーンシート １２ 終端抵抗素子 １３ 表面側配線 １４ 裏面側配線 １５ スルーホール １６ 電圧クランプ配線網 １７ 薄膜抵抗素子 １８ 終端抵抗列グリーンシート ２０ ＬＳＩチップ ２１ 接続端子 ２２ リード ３０ ドクターブレード ４０ 入出力ピン
Claims (5)
- 【請求項１】 セラミックおよびガラスセラミックのい
ずれかを主な絶縁材料とする配線基板と、 前記配線基板の貫通方向に埋設され、酸化金属および炭
素のいずれかの微粉末とガラス微粉末との混合物からな
る抵抗ペーストが焼結されてできている終端抵抗素子
と、 前記終端抵抗素子が前記配線基板の表面に露出する部分
と前記配線基板の表面に搭載されるＬＳＩチップの入出
力回路とを結び、前記配線基板の表面および前記配線基
板の表層の内部に形成されている表面側配線と、 前記終端抵抗素子が前記配線基板の裏面に露出する部分
と電圧クランプ配線網とを結び、前記配線基板の裏面に
形成されている裏面側配線とを有することを特徴とする
ＬＳＩパッケージ。 - 【請求項２】 「表面側配線の途中の位置にあたる箇所
で、かつ配線基板の表面に存在する箇所」および「裏面
側配線の途中の位置にあたる箇所」のいずれかに形成さ
れて終端抵抗素子と直列および並列のいずれかの態様で
接続されることにより終端抵抗値の微調整のために使用
される薄膜抵抗素子を有することを特徴とする請求項１
記載のＬＳＩパッケージ。 - 【請求項３】 請求項１記載のＬＳＩパッケージを製造
する方法であり、 配線基板を構成するグリーンシートの材料と同一の材料
からなるグリーンシート上に終端抵抗素子となる抵抗ペ
ーストを印刷し乾燥することにより終端抵抗列グリーン
シートを形成する終端抵抗列グリーンシート形成工程
と、 配線基板の製造工程において、前記終端抵抗列グリーン
シート準備工程によって形成された終端抵抗列グリーン
シートを配線基板におけるグリーンシートの積層方向と
垂直方向に埋め込むグリーンシート埋込み工程と、 前記グリーンシート埋込み工程によって配線基板のグリ
ーンシートに埋め込まれた終端抵抗列グリーンシートを
配線基板のグリーンシートとともに一括して焼成し焼結
する焼結工程とを有することを特徴とするＬＳＩパッケ
ージ製造方法。 - 【請求項４】 請求項２記載のＬＳＩパッケージを製造
する方法であり、 配線基板を構成するグリーンシートの材料と同一の材料
からなるグリーンシート上に終端抵抗素子となる抵抗ペ
ーストを印刷し乾燥することにより終端抵抗列グリーン
シートを形成する終端抵抗列グリーンシート形成工程
と、 配線基板の製造工程において、前記終端抵抗列グリーン
シート準備工程によって形成された終端抵抗列グリーン
シートを配線基板におけるグリーンシートの積層方向と
垂直方向に埋め込むグリーンシート埋込み工程と、 前記グリーンシート埋込み工程によって配線基板のグリ
ーンシートに埋め込まれた終端抵抗列グリーンシートを
配線基板のグリーンシートとともに一括して焼成し焼結
する焼結工程と、 配線基板の表面に形成される薄膜抵抗素子を金属膜およ
び酸化金属膜のいずれかに対する薄膜プロセスにて形成
する薄膜抵抗素子形成工程と、 前記薄膜抵抗素子形成工程によって形成された薄膜抵抗
素子を前記焼結工程で配線基板中に形成された終端抵抗
素子と直列および並列のいずれかの接続態様で「ＬＳＩ
チップの入出力回路と電圧クランプ配線網とを結ぶ回
路」に接続する抵抗接続工程と、 物理的作用および化学的作用のいずれかにより薄膜抵抗
素子の寸法および電気抵抗率のいずれかを変更すること
により、終端抵抗素子と薄膜抵抗素子との合成抵抗値が
所望の終端抵抗値になるように微調整するトリミング工
程とを有することを特徴とするＬＳＩパッケージ製造方
法。 - 【請求項５】 終端抵抗列グリーンシートが埋め込まれ
た配線基板の表面および裏面の凹凸を当該配線基板の焼
成に先立ちドクターブレードで除去する平坦化工程を有
することを特徴とする請求項３または請求項４記載のＬ
ＳＩパッケージ製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8088804A JP2812358B2 (ja) | 1996-03-18 | 1996-03-18 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
| DE69733379T DE69733379T2 (de) | 1996-03-18 | 1997-03-13 | LSI-Gehäuse und Herstellungsverfahren dafür |
| EP97104249A EP0797254B1 (en) | 1996-03-18 | 1997-03-13 | LSI package and manufacturing method thereof |
| US08/819,007 US5861664A (en) | 1996-03-18 | 1997-03-17 | LSI package and manufacturing method thereof |
| CA002200154A CA2200154C (en) | 1996-03-18 | 1997-03-17 | Lsi package and manufacturing method thereof |
| US09/182,214 US6153447A (en) | 1996-03-18 | 1998-10-30 | LSI package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8088804A JP2812358B2 (ja) | 1996-03-18 | 1996-03-18 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260549A true JPH09260549A (ja) | 1997-10-03 |
| JP2812358B2 JP2812358B2 (ja) | 1998-10-22 |
Family
ID=13953075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8088804A Expired - Fee Related JP2812358B2 (ja) | 1996-03-18 | 1996-03-18 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5861664A (ja) |
| EP (1) | EP0797254B1 (ja) |
| JP (1) | JP2812358B2 (ja) |
| CA (1) | CA2200154C (ja) |
| DE (1) | DE69733379T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423571B2 (en) | 1994-09-20 | 2002-07-23 | Hitachi, Ltd. | Method of making a semiconductor device having a stress relieving mechanism |
| WO1996009645A1 (en) * | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Semiconductor device and its mounting structure |
| JP2833521B2 (ja) * | 1995-05-18 | 1998-12-09 | 日本電気株式会社 | 配線基板 |
| DE59814050D1 (de) * | 1997-11-11 | 2007-08-16 | Ccs Technology Inc | Verfahren zur Verwaltung und Dokumentation von Kontaktstellen eines Verdrahtungsnetzes |
| AU2004201747B2 (en) * | 1999-05-25 | 2005-06-30 | Zamtec Limited | Compact printer with nozzle capping mechanism |
| TW434664B (en) * | 1999-12-29 | 2001-05-16 | Advanced Semiconductor Eng | Lead-bond type chip package and method for making the same |
| US20020199159A1 (en) * | 2001-06-22 | 2002-12-26 | Vinson Dong | Naked chip motherboard module |
| JP3888263B2 (ja) * | 2001-10-05 | 2007-02-28 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2003304065A (ja) * | 2002-04-08 | 2003-10-24 | Sony Corp | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 |
| US6566761B1 (en) * | 2002-05-03 | 2003-05-20 | Applied Micro Circuits Corporation | Electronic device package with high speed signal interconnect between die pad and external substrate pad |
| US20040084766A1 (en) * | 2002-10-30 | 2004-05-06 | Pei-Ying Shieh | System-in-a-package device |
| JP5548060B2 (ja) * | 2010-07-28 | 2014-07-16 | 株式会社東芝 | 半導体装置 |
| US11489038B2 (en) | 2017-08-29 | 2022-11-01 | Micron Technology, Inc. | Capacitors having vertical contacts extending through conductive tiers |
| CN114334844A (zh) * | 2021-12-17 | 2022-04-12 | 北京空间机电研究所 | 一种基于微系统封装的航天器用tdiccd级数控制系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444050A (en) * | 1987-08-12 | 1989-02-16 | Shinko Electric Ind Co | Base for electronic component |
| JPH04309250A (ja) * | 1991-04-08 | 1992-10-30 | Toshiba Corp | 終端抵抗内蔵型多層配線基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
| JPS5932898B2 (ja) * | 1980-12-11 | 1984-08-11 | 富士通株式会社 | 高密度実装構造 |
| US4407007A (en) * | 1981-05-28 | 1983-09-27 | International Business Machines Corporation | Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate |
| JP2569617B2 (ja) * | 1987-10-30 | 1997-01-08 | 日本電気株式会社 | 集積回路装置 |
| JPH01161801A (ja) * | 1987-12-18 | 1989-06-26 | Hirose Electric Co Ltd | 高速パルス用終端抵抗アレイ |
| JPH0632385B2 (ja) * | 1988-01-30 | 1994-04-27 | 日本電信電話株式会社 | 多層配線基板 |
| JPH03227561A (ja) * | 1990-02-01 | 1991-10-08 | Ngk Spark Plug Co Ltd | 集積回路用パッケージ |
-
1996
- 1996-03-18 JP JP8088804A patent/JP2812358B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-13 EP EP97104249A patent/EP0797254B1/en not_active Expired - Lifetime
- 1997-03-13 DE DE69733379T patent/DE69733379T2/de not_active Expired - Fee Related
- 1997-03-17 CA CA002200154A patent/CA2200154C/en not_active Expired - Fee Related
- 1997-03-17 US US08/819,007 patent/US5861664A/en not_active Expired - Fee Related
-
1998
- 1998-10-30 US US09/182,214 patent/US6153447A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444050A (en) * | 1987-08-12 | 1989-02-16 | Shinko Electric Ind Co | Base for electronic component |
| JPH04309250A (ja) * | 1991-04-08 | 1992-10-30 | Toshiba Corp | 終端抵抗内蔵型多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2200154A1 (en) | 1997-09-18 |
| US6153447A (en) | 2000-11-28 |
| JP2812358B2 (ja) | 1998-10-22 |
| CA2200154C (en) | 2000-10-17 |
| US5861664A (en) | 1999-01-19 |
| EP0797254B1 (en) | 2005-06-01 |
| EP0797254A2 (en) | 1997-09-24 |
| DE69733379T2 (de) | 2005-10-13 |
| EP0797254A3 (en) | 1999-07-28 |
| DE69733379D1 (de) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812358B2 (ja) | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| EP1039573B1 (en) | Ball grid array R-C network with high density | |
| JPS6014494A (ja) | セラミツク多層配線基板およびその製造方法 | |
| US4193082A (en) | Multi-layer dielectric structure | |
| US4242720A (en) | Integrated circuit mounting board having internal termination resistors | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JPH08250824A (ja) | 共線終端伝送線構造およびその製造方法 | |
| JP2002359472A (ja) | 光電子実装回路基板及び実装基板 | |
| JPH09307202A (ja) | 混成集積回路 | |
| JP2582828B2 (ja) | ピングリッドアレイ | |
| JP2003204161A (ja) | 配線基板の製造方法 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| Shibuya et al. | New MCM composed of D/L base substrate, high-density-wiring CSP and 3D memory modules | |
| CN116741768A (zh) | 一种基于ltcc的载片电阻阵列结构 | |
| JPH11265970A (ja) | セラミック配線板及びその製造方法 | |
| JPS6342437B2 (ja) | ||
| JPH02246299A (ja) | 多層セラミック回路基板及びその製造方法 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPH0799264A (ja) | セラミックパッケージの製造方法 | |
| JPH0225276B2 (ja) | ||
| JPH06232528A (ja) | 混成集積回路基板及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |