JPH09275105A - 半導体装置の電極形成のための転写用基板および電極形成方法 - Google Patents
半導体装置の電極形成のための転写用基板および電極形成方法Info
- Publication number
- JPH09275105A JPH09275105A JP8241596A JP8241596A JPH09275105A JP H09275105 A JPH09275105 A JP H09275105A JP 8241596 A JP8241596 A JP 8241596A JP 8241596 A JP8241596 A JP 8241596A JP H09275105 A JPH09275105 A JP H09275105A
- Authority
- JP
- Japan
- Prior art keywords
- base portion
- solder
- electrode base
- substrate
- bump forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半田バンプ形成のための転写が確実にできるよ
うにする。 【解決手段】半導体基板１はその表面における所定領域
に電極下地部３が突出した状態で配置されている。転写
用基板２はその表面に離間距離Ｐが電極下地部３の径Ｄ
よりも小さい多数のバンプ形成用半田９が散在してい
る。半導体基板１と転写用基板２を対向配置して電極下
地部３とバンプ形成用半田９とを接触させ、バンプ形成
用半田９を溶融して電極下地部３の表面にバンプ形成用
半田９を転写して半田バンプを形成する。
うにする。 【解決手段】半導体基板１はその表面における所定領域
に電極下地部３が突出した状態で配置されている。転写
用基板２はその表面に離間距離Ｐが電極下地部３の径Ｄ
よりも小さい多数のバンプ形成用半田９が散在してい
る。半導体基板１と転写用基板２を対向配置して電極下
地部３とバンプ形成用半田９とを接触させ、バンプ形成
用半田９を溶融して電極下地部３の表面にバンプ形成用
半田９を転写して半田バンプを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の電
極形成のための転写用基板および電極形成方法に関する
ものである。
極形成のための転写用基板および電極形成方法に関する
ものである。
【０００２】
【従来の技術】表面実装を行うためのフリップチップに
おいてはバンプ（突起電極）を有しており、半田バンプ
を形成する一手法として転写による方法がある。これ
は、図７，８に示すように、表面に半田２１を有する転
写用基板２０と、表面に電極下地部２３を有する半導体
基板２２を用意し、転写用基板２０と半導体基板２２と
を対向配置して半田２１と電極下地部２３とを接触さ
せ、その後、１８０℃以上に加熱して半田２１を溶融し
て半田２１を半導体基板２２側に転写して半導体基板２
０に半田バンプを形成するものである。
おいてはバンプ（突起電極）を有しており、半田バンプ
を形成する一手法として転写による方法がある。これ
は、図７，８に示すように、表面に半田２１を有する転
写用基板２０と、表面に電極下地部２３を有する半導体
基板２２を用意し、転写用基板２０と半導体基板２２と
を対向配置して半田２１と電極下地部２３とを接触さ
せ、その後、１８０℃以上に加熱して半田２１を溶融し
て半田２１を半導体基板２２側に転写して半導体基板２
０に半田バンプを形成するものである。
【０００３】
【発明が解決しようとする課題】ところが、従来の方法
では、転写用基板２０の半田２１のパターンは、半導体
基板２２の電極下地部２３のパターンと同一にする必要
があり、かつ半導体基板２２と転写用基板２０を何らか
の方法で位置合わせをしないと半田が転写できない。
又、半導体基板２２と転写用基板２０は転写の際に１８
０℃以上に加熱されるため、それぞれの材質が異なると
熱膨張係数の差により基板の中心からの距離が大きくな
るほど半田２１のパターンと電極下地部２３のパターン
がずれ、転写ができなくなる。
では、転写用基板２０の半田２１のパターンは、半導体
基板２２の電極下地部２３のパターンと同一にする必要
があり、かつ半導体基板２２と転写用基板２０を何らか
の方法で位置合わせをしないと半田が転写できない。
又、半導体基板２２と転写用基板２０は転写の際に１８
０℃以上に加熱されるため、それぞれの材質が異なると
熱膨張係数の差により基板の中心からの距離が大きくな
るほど半田２１のパターンと電極下地部２３のパターン
がずれ、転写ができなくなる。
【０００４】さらに、位置合わせにおいて位置合わせす
る部分（電極部分）を直接見ながら位置合わせをするこ
とは困難であるため、それぞれの基板の外形で位置合わ
せをしており、位置合わせが難しいという問題がある。
又、これらを解決するために転写用基板に透明な基板を
使用して電極部分をカメラで見ながら位置合わせをする
方法もあるが、転写用基板の材料が限定されてしまった
り、装置が複雑になるという問題がある。
る部分（電極部分）を直接見ながら位置合わせをするこ
とは困難であるため、それぞれの基板の外形で位置合わ
せをしており、位置合わせが難しいという問題がある。
又、これらを解決するために転写用基板に透明な基板を
使用して電極部分をカメラで見ながら位置合わせをする
方法もあるが、転写用基板の材料が限定されてしまった
り、装置が複雑になるという問題がある。
【０００５】そこで、この発明の目的は、半田バンプ形
成のための転写が確実にできるようにする。
成のための転写が確実にできるようにする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、転写用基板として、その表面に離間距離が電極下地
部の径よりも小さい多数のバンプ形成用半田を散在させ
たものを用いる。そして、表面における所定領域に電極
下地部が突出した状態で配置された半導体基板に対して
対向配置して電極下地部とバンプ形成用半田とを接触さ
せ、バンプ形成用半田を溶融して電極下地部の表面にバ
ンプ形成用半田を転写する。
は、転写用基板として、その表面に離間距離が電極下地
部の径よりも小さい多数のバンプ形成用半田を散在させ
たものを用いる。そして、表面における所定領域に電極
下地部が突出した状態で配置された半導体基板に対して
対向配置して電極下地部とバンプ形成用半田とを接触さ
せ、バンプ形成用半田を溶融して電極下地部の表面にバ
ンプ形成用半田を転写する。
【０００７】このとき、転写用基板においては、半田が
電極下地部の径よりも小さな離間距離にて散在している
ので、両基板の位置合わせを行わなくても電極下地部は
半田と接触し、電極下地部の表面に半田バンプを形成す
ることが確実にできる。換言すれば、半導体基板の電極
下地部に対応する半田に対して電極下地部がずれた場合
でも近傍にある半田に接触し、転写することができる。
電極下地部の径よりも小さな離間距離にて散在している
ので、両基板の位置合わせを行わなくても電極下地部は
半田と接触し、電極下地部の表面に半田バンプを形成す
ることが確実にできる。換言すれば、半導体基板の電極
下地部に対応する半田に対して電極下地部がずれた場合
でも近傍にある半田に接触し、転写することができる。
【０００８】又、両基板における熱膨張係数の差による
ずれは考慮する必要はなく、転写用基板の材料選択の自
由度が大きくなり、低コストの材料を選択することがで
きる。
ずれは考慮する必要はなく、転写用基板の材料選択の自
由度が大きくなり、低コストの材料を選択することがで
きる。
【０００９】さらに、半導体基板の電極下地部の配置パ
ターンの種類が多数ある場合でも、そのパターンに依存
せずに転写用基板の半田のパターンは１種類で対応する
ことができる。そのため、転写時のコストダウンに有効
である。
ターンの種類が多数ある場合でも、そのパターンに依存
せずに転写用基板の半田のパターンは１種類で対応する
ことができる。そのため、転写時のコストダウンに有効
である。
【００１０】請求項２に記載の発明は、バンプ形成用半
田の離間距離は等距離であるので、実用上好ましいもの
となる。請求項３に記載の発明は、表面における所定領
域に電極下地部が突出した状態で配置された半導体基板
を用意するとともに、表面に離間距離が電極下地部の径
よりも小さい多数のバンプ形成用半田を散在させた転写
用基板を用意し、半導体基板と転写用基板を対向配置し
て電極下地部とバンプ形成用半田とを接触させ、バンプ
形成用半田を溶融して電極下地部の表面にバンプ形成用
半田を転写する。
田の離間距離は等距離であるので、実用上好ましいもの
となる。請求項３に記載の発明は、表面における所定領
域に電極下地部が突出した状態で配置された半導体基板
を用意するとともに、表面に離間距離が電極下地部の径
よりも小さい多数のバンプ形成用半田を散在させた転写
用基板を用意し、半導体基板と転写用基板を対向配置し
て電極下地部とバンプ形成用半田とを接触させ、バンプ
形成用半田を溶融して電極下地部の表面にバンプ形成用
半田を転写する。
【００１１】このとき、転写用基板においては、半田が
電極下地部の径よりも小さな離間距離にて散在している
ので、両基板の位置合わせを行わなくても電極下地部は
半田と接触し、電極下地部の表面に半田バンプを形成す
ることが確実にできる。換言すれば、半導体基板の電極
下地部に対応する半田に対して電極下地部がずれた場合
でも近傍にある半田に接触し、転写することができる。
電極下地部の径よりも小さな離間距離にて散在している
ので、両基板の位置合わせを行わなくても電極下地部は
半田と接触し、電極下地部の表面に半田バンプを形成す
ることが確実にできる。換言すれば、半導体基板の電極
下地部に対応する半田に対して電極下地部がずれた場合
でも近傍にある半田に接触し、転写することができる。
【００１２】又、両基板における熱膨張係数の差による
ずれは考慮する必要はなく、転写用基板の材料選択の自
由度が大きくなり、低コストの材料を選択することがで
きる。
ずれは考慮する必要はなく、転写用基板の材料選択の自
由度が大きくなり、低コストの材料を選択することがで
きる。
【００１３】さらに、半導体基板の電極下地部の配置パ
ターンの種類が多数ある場合でも、そのパターンに依存
せずに転写用基板の半田のパターンは１種類で対応する
ことができる。そのため、転写時のコストダウンに有効
である。
ターンの種類が多数ある場合でも、そのパターンに依存
せずに転写用基板の半田のパターンは１種類で対応する
ことができる。そのため、転写時のコストダウンに有効
である。
【００１４】請求項４に記載の発明は、バンプ形成用半
田の離間距離は等距離であるので、実用上好ましいもの
となる。
田の離間距離は等距離であるので、実用上好ましいもの
となる。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態を図
面に従って説明する。図１には、半導体基板１と転写用
基板２の平面図を示す。図２には半導体基板１と転写用
基板２の側面図を示す。
面に従って説明する。図１には、半導体基板１と転写用
基板２の平面図を示す。図２には半導体基板１と転写用
基板２の側面図を示す。
【００１６】半導体基板１はチップ状態であり、その表
面における所定領域に電極下地部３が突出した状態で配
置されている。この電極下地部３の配置部分を拡大した
ものを、図３に示す。回路（デバイス）が形成されたシ
リコン基板４の表面には、酸化膜５が形成され、その上
にアルミ電極配線６が形成されている。そのアルミ電極
配線６が表面保護膜７にて被覆されるとともに、所定領
域には開口部８が形成されている。この開口部８におい
ては、多層の金属薄膜よりなる電極下地部３が突出した
状態で形成されている。多層の金属薄膜には、例えば、
Ｃｕ、Ａｇ、Ｎｉ等が用いられ、図３においてはＣｒ膜
３ａとＣｕ膜３ｂとＡｕ膜３ｃを用いている。図１に示
すように、電極下地部３は平面形状として円形をなして
おり、その外径はＤである。さらに、電極下地部３は半
導体基板（チップ）１の四隅にそれぞれ配置されてい
る。
面における所定領域に電極下地部３が突出した状態で配
置されている。この電極下地部３の配置部分を拡大した
ものを、図３に示す。回路（デバイス）が形成されたシ
リコン基板４の表面には、酸化膜５が形成され、その上
にアルミ電極配線６が形成されている。そのアルミ電極
配線６が表面保護膜７にて被覆されるとともに、所定領
域には開口部８が形成されている。この開口部８におい
ては、多層の金属薄膜よりなる電極下地部３が突出した
状態で形成されている。多層の金属薄膜には、例えば、
Ｃｕ、Ａｇ、Ｎｉ等が用いられ、図３においてはＣｒ膜
３ａとＣｕ膜３ｂとＡｕ膜３ｃを用いている。図１に示
すように、電極下地部３は平面形状として円形をなして
おり、その外径はＤである。さらに、電極下地部３は半
導体基板（チップ）１の四隅にそれぞれ配置されてい
る。
【００１７】図１，２において、転写用基板２は、ベー
スプレート２ａがステンレス、チタン、ガラス等の半田
濡れ性の劣る材質で作られている。ベースプレート２ａ
の表面にはバンプ形成用半田９が多数形成されている。
この各バンプ形成用半田９は半球状をなし、平面形状と
して円形をなしている。さらに、各バンプ形成用半田９
は正三角形Ｓの頂点位置に離間距離（ピッチ）Ｐを隔て
て配置され、この離間距離Ｐは電極下地部３の径Ｄより
小さい。
スプレート２ａがステンレス、チタン、ガラス等の半田
濡れ性の劣る材質で作られている。ベースプレート２ａ
の表面にはバンプ形成用半田９が多数形成されている。
この各バンプ形成用半田９は半球状をなし、平面形状と
して円形をなしている。さらに、各バンプ形成用半田９
は正三角形Ｓの頂点位置に離間距離（ピッチ）Ｐを隔て
て配置され、この離間距離Ｐは電極下地部３の径Ｄより
小さい。
【００１８】このように、転写用基板２上に形成するバ
ンプ形成用半田９のパターンは、半導体基板１に配置さ
れた電極下地部３の径Ｄよりも小さい離間間隔Ｐで、か
つ等間隔に無数に形成されている。即ち、転写用基板２
においては、離間距離Ｐが電極下地部３の径Ｄよりも小
さい多数のバンプ形成用半田９が散在（点在）してい
る。
ンプ形成用半田９のパターンは、半導体基板１に配置さ
れた電極下地部３の径Ｄよりも小さい離間間隔Ｐで、か
つ等間隔に無数に形成されている。即ち、転写用基板２
においては、離間距離Ｐが電極下地部３の径Ｄよりも小
さい多数のバンプ形成用半田９が散在（点在）してい
る。
【００１９】フリップチップとすべく半田バンプ形成
（電極形成）の際には、上述した電極下地部３を有する
半導体基板１およびバンプ形成用半田９を有する転写用
基板２を用意する。そして、図４に示すように、チャッ
クプレート（固定治具）１０の表面に転写用基板２を配
置し、チャックプレート１０に転写用基板２を真空チャ
ック等により固定する。同様に、チャックプレート（固
定治具）１１の表面に半導体基板１を配置し、真空チャ
ック等により固定する。そして、半導体基板１における
電極下地部３の形成面と、転写用基板２におけるバンプ
形成用半田９の形成面とを、平行に対向させる。
（電極形成）の際には、上述した電極下地部３を有する
半導体基板１およびバンプ形成用半田９を有する転写用
基板２を用意する。そして、図４に示すように、チャッ
クプレート（固定治具）１０の表面に転写用基板２を配
置し、チャックプレート１０に転写用基板２を真空チャ
ック等により固定する。同様に、チャックプレート（固
定治具）１１の表面に半導体基板１を配置し、真空チャ
ック等により固定する。そして、半導体基板１における
電極下地部３の形成面と、転写用基板２におけるバンプ
形成用半田９の形成面とを、平行に対向させる。
【００２０】さらに、チャックプレート１０，１１のい
ずれか一方を移動させて電極下地部３とバンプ形成用半
田９とを接触させる。このとき、半導体基板１と転写用
基板２の位置合わせは不要である。即ち、転写用基板２
においては、半田９が電極下地部３の径Ｄよりも小さな
離間距離（ピッチ）Ｐにて散在しているので、位置合わ
せを行わなくても電極下地部３は半田９と接触する。
ずれか一方を移動させて電極下地部３とバンプ形成用半
田９とを接触させる。このとき、半導体基板１と転写用
基板２の位置合わせは不要である。即ち、転写用基板２
においては、半田９が電極下地部３の径Ｄよりも小さな
離間距離（ピッチ）Ｐにて散在しているので、位置合わ
せを行わなくても電極下地部３は半田９と接触する。
【００２１】次に、図５に示すように、転写用基板２を
半田の溶融温度（１８０℃）以上に加熱してバンプ形成
用半田９を溶融し、付着力の差を利用して電極下地部３
に接触している溶融半田９だけを転写用基板２側から電
極下地部３に転写する。その結果、図３において一点鎖
線で示すように、電極下地部３の表面に半田バンプ１２
が形成される。
半田の溶融温度（１８０℃）以上に加熱してバンプ形成
用半田９を溶融し、付着力の差を利用して電極下地部３
に接触している溶融半田９だけを転写用基板２側から電
極下地部３に転写する。その結果、図３において一点鎖
線で示すように、電極下地部３の表面に半田バンプ１２
が形成される。
【００２２】さらに、図６に示すように、チャックプレ
ート１０，１１のいずれか一方を移動させて半導体基板
１と転写用基板２とを分離する。電極下地部３に接触し
ていなかった半田９は転写用基板１上に残ったままであ
る。
ート１０，１１のいずれか一方を移動させて半導体基板
１と転写用基板２とを分離する。電極下地部３に接触し
ていなかった半田９は転写用基板１上に残ったままであ
る。
【００２３】このようにして半導体基板１と転写用基板
２を位置合わせしなくても半田を転写することができ
る。つまり、半導体基板１と転写用基板２は位置合わせ
をしないで半導体基板１の電極下地部３に対応する半田
９（図１において９（ａ）にて示す半田）に対して電極
下地部３がずれた場合でも近傍にある半田９に接触し、
転写することができる。
２を位置合わせしなくても半田を転写することができ
る。つまり、半導体基板１と転写用基板２は位置合わせ
をしないで半導体基板１の電極下地部３に対応する半田
９（図１において９（ａ）にて示す半田）に対して電極
下地部３がずれた場合でも近傍にある半田９に接触し、
転写することができる。
【００２４】従来の方法では、図７に示すように、転写
用基板２０側の半田パターンは、半導体基板２２側の電
極下地部パターンと同一にする必要があり、かつ半導体
基板２２と転写用基板２０を何らかの方法で位置合わせ
をしないと半田が転写できなかったが、本実施の形態で
は、転写用基板２と半導体基板１を位置合わせしなくて
も電極下地部が必ず半田に接触するため、転写を確実に
行うことができる。
用基板２０側の半田パターンは、半導体基板２２側の電
極下地部パターンと同一にする必要があり、かつ半導体
基板２２と転写用基板２０を何らかの方法で位置合わせ
をしないと半田が転写できなかったが、本実施の形態で
は、転写用基板２と半導体基板１を位置合わせしなくて
も電極下地部が必ず半田に接触するため、転写を確実に
行うことができる。
【００２５】又、従来方法では、半導体基板と転写用基
板は、転写の際、１８０℃以上に加熱されるため、それ
ぞれの材質が異なると熱膨張係数の差により基板の中心
からの距離が大きくなるほど半田パターンと電極下地部
パターンがずれ、転写ができなくなる。その点、本実施
の形態は、熱膨張係数の差によるずれは考慮する必要は
なく、転写用基板の材料選択の自由度が大きくなり、低
コストの材料を選択することができる。
板は、転写の際、１８０℃以上に加熱されるため、それ
ぞれの材質が異なると熱膨張係数の差により基板の中心
からの距離が大きくなるほど半田パターンと電極下地部
パターンがずれ、転写ができなくなる。その点、本実施
の形態は、熱膨張係数の差によるずれは考慮する必要は
なく、転写用基板の材料選択の自由度が大きくなり、低
コストの材料を選択することができる。
【００２６】さらに、半導体基板１の電極下地部の配置
パターンの種類が多数ある場合でも、その電極下地部に
依存せずに転写用基板２の半田のパターンは１種類で対
応することができるため、転写時のコストダウンに有効
である。
パターンの種類が多数ある場合でも、その電極下地部に
依存せずに転写用基板２の半田のパターンは１種類で対
応することができるため、転写時のコストダウンに有効
である。
【００２７】このように、本実施の形態は、下記（イ）
〜（ハ）の特徴を有する。 （イ）表面における所定領域に電極下地部３が突出した
状態で配置された半導体基板１を用意するとともに、表
面に離間距離Ｐが電極下地部３の径Ｄよりも小さい多数
のバンプ形成用半田９を散在させた転写用基板２を用意
し、半導体基板１と転写用基板２を対向配置して電極下
地部３とバンプ形成用半田９とを接触させ、バンプ形成
用半田９を溶融して電極下地部３の表面にバンプ形成用
半田９を転写して半田バンプ１２を形成するようにし
た。よって、両基板１，２を位置合わせしなくても、電
極下地部３とバンプ形成用半田９とが接触するため、電
極下地部３の表面に半田バンプ１２を形成することが確
実にできる。 （ロ）両基板１，２の熱膨張係数の差によるずれは全く
気にする必要はなく、転写用基板２の材料選択の自由度
が大きくなり、低コストの材料を選択することができ
る。その具体例を示すと、半導体基板１としてシリコン
基板を用い、転写用基板２としてステンレス板を用いる
とよい。 （ハ）半導体基板１の電極下地部の配置パターンの種類
が多数ある場合でも、そのパターンに依存せずに転写用
基板２の半田パターンは１種類で対応することができる
ため、転写時のコストダウンに有効である。
〜（ハ）の特徴を有する。 （イ）表面における所定領域に電極下地部３が突出した
状態で配置された半導体基板１を用意するとともに、表
面に離間距離Ｐが電極下地部３の径Ｄよりも小さい多数
のバンプ形成用半田９を散在させた転写用基板２を用意
し、半導体基板１と転写用基板２を対向配置して電極下
地部３とバンプ形成用半田９とを接触させ、バンプ形成
用半田９を溶融して電極下地部３の表面にバンプ形成用
半田９を転写して半田バンプ１２を形成するようにし
た。よって、両基板１，２を位置合わせしなくても、電
極下地部３とバンプ形成用半田９とが接触するため、電
極下地部３の表面に半田バンプ１２を形成することが確
実にできる。 （ロ）両基板１，２の熱膨張係数の差によるずれは全く
気にする必要はなく、転写用基板２の材料選択の自由度
が大きくなり、低コストの材料を選択することができ
る。その具体例を示すと、半導体基板１としてシリコン
基板を用い、転写用基板２としてステンレス板を用いる
とよい。 （ハ）半導体基板１の電極下地部の配置パターンの種類
が多数ある場合でも、そのパターンに依存せずに転写用
基板２の半田パターンは１種類で対応することができる
ため、転写時のコストダウンに有効である。
【００２８】上述した実施の形態以外にも、以下のよう
な形態にて実施してもよい。これまでの説明において
は、半導体基板がチップの状態である場合について述べ
たが、半導体基板がチップの状態のみでなく、ウエハの
状態でも適用できる。
な形態にて実施してもよい。これまでの説明において
は、半導体基板がチップの状態である場合について述べ
たが、半導体基板がチップの状態のみでなく、ウエハの
状態でも適用できる。
【００２９】又、転写用基板における各バンプ形成用半
田９は離間距離（ピッチ）Ｐを隔てて正三角形の頂点位
置に配置したが、他にも、帯状に延びるバンプ形成用半
田を所定の離間距離（電極下地部の径Ｄよりも小さい間
隔）をおいて平行に配置してもよい。
田９は離間距離（ピッチ）Ｐを隔てて正三角形の頂点位
置に配置したが、他にも、帯状に延びるバンプ形成用半
田を所定の離間距離（電極下地部の径Ｄよりも小さい間
隔）をおいて平行に配置してもよい。
【図１】 実施の形態における基板の平面図。
【図２】 基板の側面図。
【図３】 電極部の拡大図。
【図４】 製造工程を示す側面図。
【図５】 製造工程を示す側面図。
【図６】 製造工程を示す側面図。
【図７】 従来技術を説明するための基板の平面図。
【図８】 従来技術を説明するための基板の側面図。
１…半導体基板、２…転写用基板、３…電極下地部、９
…バンプ形成用半田、１２…半田バンプ
…バンプ形成用半田、１２…半田バンプ
Claims (4)
- 【請求項１】 表面にバンプ形成用半田を有し、表面に
おける所定領域に電極下地部が突出した状態で配置され
た半導体基板に対して対向配置して前記電極下地部とバ
ンプ形成用半田とを接触させ、バンプ形成用半田を溶融
して前記電極下地部の表面に前記バンプ形成用半田を転
写するための転写用基板であって、 離間距離が前記電極下地部の径よりも小さい多数のバン
プ形成用半田を散在させたことを特徴とする半導体装置
の電極形成のための転写用基板。 - 【請求項２】 バンプ形成用半田の離間距離は等距離で
ある請求項１に記載の半導体装置の電極形成のための転
写用基板。 - 【請求項３】 表面における所定領域に電極下地部が突
出した状態で配置された半導体基板を用意するととも
に、表面に離間距離が前記電極下地部の径よりも小さい
多数のバンプ形成用半田を散在させた転写用基板を用意
する工程と、 前記半導体基板と転写用基板を対向配置して前記電極下
地部とバンプ形成用半田とを接触させる工程と、 前記バンプ形成用半田を溶融して前記電極下地部の表面
に前記バンプ形成用半田を転写する工程とを備えたこと
を特徴とする半導体装置の電極形成方法。 - 【請求項４】 転写用基板におけるバンプ形成用半田の
離間距離は等距離である請求項３に記載の半導体装置の
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241596A JPH09275105A (ja) | 1996-04-04 | 1996-04-04 | 半導体装置の電極形成のための転写用基板および電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241596A JPH09275105A (ja) | 1996-04-04 | 1996-04-04 | 半導体装置の電極形成のための転写用基板および電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275105A true JPH09275105A (ja) | 1997-10-21 |
Family
ID=13773967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8241596A Pending JPH09275105A (ja) | 1996-04-04 | 1996-04-04 | 半導体装置の電極形成のための転写用基板および電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275105A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136047A (en) * | 1995-09-20 | 2000-10-24 | Fujitsu Limited | Solder bump transfer plate |
| JP2000349110A (ja) * | 1999-06-03 | 2000-12-15 | Nec Corp | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 |
| US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
-
1996
- 1996-04-04 JP JP8241596A patent/JPH09275105A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136047A (en) * | 1995-09-20 | 2000-10-24 | Fujitsu Limited | Solder bump transfer plate |
| JP2000349110A (ja) * | 1999-06-03 | 2000-12-15 | Nec Corp | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 |
| US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461261A (en) | Semiconductor device with bumps | |
| JPH1092874A (ja) | 導電性接触パツド接続方法 | |
| US7138326B2 (en) | Wafer integrated rigid support ring | |
| JPH09275105A (ja) | 半導体装置の電極形成のための転写用基板および電極形成方法 | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| JPH0669073B2 (ja) | リ−ドレス部品 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JPH11330120A (ja) | バンプの形成方法及び電子装置 | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JPH0750316A (ja) | 電子回路のフリップチップ接合方法 | |
| JPH08330360A (ja) | 半導体装置及びその製造方法 | |
| JP2629216B2 (ja) | 半導体の組立方法 | |
| TWI358810B (en) | Alignment device for a chip package structure | |
| JP2004235209A (ja) | Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法 | |
| JPH05190553A (ja) | 半導体部品の実装構造及びその半田バンプの製造方法 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH0936532A (ja) | 電子部品の接合方法 | |
| JPH06349894A (ja) | 電子部品装置 | |
| KR100598329B1 (ko) | 반도체 패키지 및 그의 제작방법 | |
| JPH10163251A (ja) | 半導体装置及びその製造方法 | |
| JPH03218036A (ja) | 半導体素子実装用基板 | |
| JPH0837207A (ja) | 半導体実装方法 | |
| JPH05243232A (ja) | 半田バンプ電極の形成方法 |