JPH1012719A - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH1012719A JPH1012719A JP16615496A JP16615496A JPH1012719A JP H1012719 A JPH1012719 A JP H1012719A JP 16615496 A JP16615496 A JP 16615496A JP 16615496 A JP16615496 A JP 16615496A JP H1012719 A JPH1012719 A JP H1012719A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- substrate
- dielectric isolation
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000945 filler Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 反りが小さい誘電体分離基板及びその製造方
法を提供する。 【解決手段】 単結晶シリコン基板１に異方性エッチン
グを行うことによりＶ字溝１ａを形成し、熱酸化を行う
ことによりＶ字溝１ａが形成された単結晶シリコン基板
１の両面にシリコン酸化膜４を形成する。続いて、Ｖ字
溝１ａを埋め込むようにＳＯＧ膜等の充填材８を形成
し、充填材８上に多結晶シリコン膜５を形成する。最後
に、充填材８の一部が露出するまで単結晶シリコン基板
１を研磨することにより誘電体分離基板を製造する。
法を提供する。 【解決手段】 単結晶シリコン基板１に異方性エッチン
グを行うことによりＶ字溝１ａを形成し、熱酸化を行う
ことによりＶ字溝１ａが形成された単結晶シリコン基板
１の両面にシリコン酸化膜４を形成する。続いて、Ｖ字
溝１ａを埋め込むようにＳＯＧ膜等の充填材８を形成
し、充填材８上に多結晶シリコン膜５を形成する。最後
に、充填材８の一部が露出するまで単結晶シリコン基板
１を研磨することにより誘電体分離基板を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体分離基板に
関するものであり、特に誘電体分離基板の反りを低減す
る構造に関する。
関するものであり、特に誘電体分離基板の反りを低減す
る構造に関する。
【０００２】
【従来の技術】半導体装置の各素子を絶縁物質で分離す
る誘電体分離技術は、ｐｎ接合分離技術に比べ、半導体
素子の動作領域に存在する不必要な容量である寄生容量
が小さいことや、印加電圧の極性を考慮する必要がない
こと等の特徴を有する。
る誘電体分離技術は、ｐｎ接合分離技術に比べ、半導体
素子の動作領域に存在する不必要な容量である寄生容量
が小さいことや、印加電圧の極性を考慮する必要がない
こと等の特徴を有する。
【０００３】図４は、従来例に係る誘電体分離基板の製
造工程の一例を示す略断面図である。先ず、単結晶シリ
コン基板１の両面を、熱酸化を行うことによりシリコン
酸化膜２を形成し、所定形状にパターニングされたフォ
トレジスト（図示せず）をマスクとして、フッ酸等のエ
ッチャントを用いてエッチングを行うことにより、シリ
コン酸化膜２の所望の位置に開口部３を形成し、プラズ
マアッシング等によりフォトレジストを除去する（図４
（ａ））。
造工程の一例を示す略断面図である。先ず、単結晶シリ
コン基板１の両面を、熱酸化を行うことによりシリコン
酸化膜２を形成し、所定形状にパターニングされたフォ
トレジスト（図示せず）をマスクとして、フッ酸等のエ
ッチャントを用いてエッチングを行うことにより、シリ
コン酸化膜２の所望の位置に開口部３を形成し、プラズ
マアッシング等によりフォトレジストを除去する（図４
（ａ））。
【０００４】続いて、開口部３が形成されたシリコン酸
化膜２をマスクとして、水酸化カリウム（ＫＯＨ）水溶
液等のアルカリ系のエッチャントを用いて単結晶シリコ
ン基板１の異方性エッチングを行うことにより、単結晶
シリコン基板１にＶ字溝１ａを形成し、エッチングを行
うことによりシリコン酸化膜２を除去して、再び単結晶
シリコン基板１の両面を熱酸化することによりシリコン
酸化膜４を形成する（図４（ｂ））。
化膜２をマスクとして、水酸化カリウム（ＫＯＨ）水溶
液等のアルカリ系のエッチャントを用いて単結晶シリコ
ン基板１の異方性エッチングを行うことにより、単結晶
シリコン基板１にＶ字溝１ａを形成し、エッチングを行
うことによりシリコン酸化膜２を除去して、再び単結晶
シリコン基板１の両面を熱酸化することによりシリコン
酸化膜４を形成する（図４（ｂ））。
【０００５】次に、単結晶シリコン基板１のＶ字溝１ａ
が形成された面側に、Ｖ字溝１ａを埋め込むように多結
晶シリコン膜５を形成する（図４（ｃ））。
が形成された面側に、Ｖ字溝１ａを埋め込むように多結
晶シリコン膜５を形成する（図４（ｃ））。
【０００６】最後に、単結晶シリコン基板１を、多結晶
シリコン膜５の一部が露出するまで研磨し、続いて、多
結晶シリコン膜５を所望の厚みになるまで研磨して誘電
体分離基板を製造する。
シリコン膜５の一部が露出するまで研磨し、続いて、多
結晶シリコン膜５を所望の厚みになるまで研磨して誘電
体分離基板を製造する。
【０００７】また、図５は、従来例に係る誘電体分離基
板の製造工程の一例を示す略断面図である。図５（ｃ）
までの工程は、図４（ｃ）までの工程と同じであるの
で、ここでは説明を省略し、その次の工程について説明
する。多結晶シリコン膜５を形成した後、多結晶シリコ
ン膜５を研磨して多結晶シリコン膜４の表面を平坦化す
る（図５（ｄ））。
板の製造工程の一例を示す略断面図である。図５（ｃ）
までの工程は、図４（ｃ）までの工程と同じであるの
で、ここでは説明を省略し、その次の工程について説明
する。多結晶シリコン膜５を形成した後、多結晶シリコ
ン膜５を研磨して多結晶シリコン膜４の表面を平坦化す
る（図５（ｄ））。
【０００８】続いて、表面にシリコン酸化膜６が形成さ
れた単結晶シリコン基板７を、シリコン酸化膜６を介し
て多結晶シリコン膜５の研磨面に貼り合わせる（図５
（ｅ））。
れた単結晶シリコン基板７を、シリコン酸化膜６を介し
て多結晶シリコン膜５の研磨面に貼り合わせる（図５
（ｅ））。
【０００９】最後に、単結晶シリコン基板１を、多結晶
シリコン膜５の一部が露出するまで研磨して誘電体分離
基板を製造する。
シリコン膜５の一部が露出するまで研磨して誘電体分離
基板を製造する。
【００１０】
【発明が解決しようとする課題】ところが、上述のよう
な構成の誘電体分離基板では、多結晶シリコン膜５の堆
積工程において、多結晶シリコン膜５の表面を平坦化す
るために、ある程度の膜厚の多結晶シリコン膜５を堆積
させる必要があった。
な構成の誘電体分離基板では、多結晶シリコン膜５の堆
積工程において、多結晶シリコン膜５の表面を平坦化す
るために、ある程度の膜厚の多結晶シリコン膜５を堆積
させる必要があった。
【００１１】しかし、ある程度の膜厚の多結晶シリコン
膜５を堆積させた場合に、多結晶シリコン膜５の収縮応
力によって、単結晶シリコン基板１全体に多結晶シリコ
ン膜５側が凹になるような反りが発生し、この反りは後
の研磨工程において割れの原因となったり、Ｖ字溝１ａ
の幅の均一性を損なう原因となったり、研磨の平衡度を
悪化させる原因となっていた。
膜５を堆積させた場合に、多結晶シリコン膜５の収縮応
力によって、単結晶シリコン基板１全体に多結晶シリコ
ン膜５側が凹になるような反りが発生し、この反りは後
の研磨工程において割れの原因となったり、Ｖ字溝１ａ
の幅の均一性を損なう原因となったり、研磨の平衡度を
悪化させる原因となっていた。
【００１２】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、反りが小さい誘電体
分離基板及びその製造方法を提供することにある。
であり、その目的とするところは、反りが小さい誘電体
分離基板及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の発明は、
複数の単結晶半導体島と、該単結晶半導体島の側面及び
底面を覆う誘電体膜と、該誘電体膜で覆われた前記単結
晶半導体島間を充填し、かつ、底面を覆う充填材と、該
充填材上に形成された多結晶半導体層とを有して成るこ
とを特徴とするものである。
複数の単結晶半導体島と、該単結晶半導体島の側面及び
底面を覆う誘電体膜と、該誘電体膜で覆われた前記単結
晶半導体島間を充填し、かつ、底面を覆う充填材と、該
充填材上に形成された多結晶半導体層とを有して成るこ
とを特徴とするものである。
【００１４】請求項２記載の発明は、請求項１記載の誘
電体分離基板において、前記多結晶半導体層上に、誘電
体膜を介して単結晶半導体層を設けたことを特徴とする
ものである。
電体分離基板において、前記多結晶半導体層上に、誘電
体膜を介して単結晶半導体層を設けたことを特徴とする
ものである。
【００１５】請求項３記載の発明は、請求項１または請
求項２記載の誘電体分離基板において、前記多結晶半導
体層間に、誘電体膜を介在させたことを特徴とするもの
である。
求項２記載の誘電体分離基板において、前記多結晶半導
体層間に、誘電体膜を介在させたことを特徴とするもの
である。
【００１６】請求項４記載の発明は、請求項１乃至請求
項３記載の誘電体分離基板において、前記充填材とし
て、ＳＯＧ膜を用いたことを特徴とするものである。
項３記載の誘電体分離基板において、前記充填材とし
て、ＳＯＧ膜を用いたことを特徴とするものである。
【００１７】請求項５記載の発明は、Ｖ字溝が形成され
た単結晶半導体基板上に誘電体膜を形成し、該Ｖ字溝を
埋め込むように充填材を堆積させ、該充填材上に多結晶
半導体層を形成した後、前記単結晶半導体基板を、前記
充填材の一部が露出するまで研磨したことを特徴とする
ものである。
た単結晶半導体基板上に誘電体膜を形成し、該Ｖ字溝を
埋め込むように充填材を堆積させ、該充填材上に多結晶
半導体層を形成した後、前記単結晶半導体基板を、前記
充填材の一部が露出するまで研磨したことを特徴とする
ものである。
【００１８】請求項６記載の発明は、請求項５記載の誘
電体分離基板の製造方法において、前記多結晶半導体層
上に、誘電体膜を介して単結晶半導体基板を接合するよ
うにしたことを特徴とするものである。
電体分離基板の製造方法において、前記多結晶半導体層
上に、誘電体膜を介して単結晶半導体基板を接合するよ
うにしたことを特徴とするものである。
【００１９】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る誘電体分離基板の製造工程を示す略断面図であ
る。本実施形態における図１（ｂ）までの工程は、従来
例として示した図４（ｂ）までの工程と同じであるの
で、ここでは説明を省略し、次の工程から説明する。単
結晶シリコン基板１におけるＶ字溝１ａが形成された面
側に、Ｖ字溝１ａを埋め込むようにＳＯＧ(Spin on G
lass）膜等の充填材８を設ける（図１（ｃ））。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る誘電体分離基板の製造工程を示す略断面図であ
る。本実施形態における図１（ｂ）までの工程は、従来
例として示した図４（ｂ）までの工程と同じであるの
で、ここでは説明を省略し、次の工程から説明する。単
結晶シリコン基板１におけるＶ字溝１ａが形成された面
側に、Ｖ字溝１ａを埋め込むようにＳＯＧ(Spin on G
lass）膜等の充填材８を設ける（図１（ｃ））。
【００２０】最後に、充填材８上に多結晶シリコン膜５
を堆積させ（図１（ｄ））、単結晶シリコン基板１を多
結晶シリコン膜５の一部が露出するまで研磨することに
より誘電体分離基板を製造する（図１（ｅ））。
を堆積させ（図１（ｄ））、単結晶シリコン基板１を多
結晶シリコン膜５の一部が露出するまで研磨することに
より誘電体分離基板を製造する（図１（ｅ））。
【００２１】従って、本実施形態においては、Ｖ字溝１
ａをＳＯＧ膜等の充填材８により埋め込んで表面を平坦
化した後に、多結晶シリコン膜５を堆積させるようにし
たので、堆積すべき多結晶シリコン膜５の厚みを必要最
小限にとどめることができ、多結晶シリコン膜５を形成
したことによる単結晶シリコン基板１の反りを低減する
ことができる。
ａをＳＯＧ膜等の充填材８により埋め込んで表面を平坦
化した後に、多結晶シリコン膜５を堆積させるようにし
たので、堆積すべき多結晶シリコン膜５の厚みを必要最
小限にとどめることができ、多結晶シリコン膜５を形成
したことによる単結晶シリコン基板１の反りを低減する
ことができる。
【００２２】なお、図２に示すように、シリコン酸化膜
６が形成された単結晶シリコン基板７を貼り合わす場合
においても、予めＶ字溝１ａをＳＯＧ膜等の充填材８に
より埋め込んだ後に、多結晶シリコン膜５を堆積させる
ようにすれば、多結晶シリコン膜５を形成したことによ
る単結晶シリコン基板１の反りを低減することができ
る。
６が形成された単結晶シリコン基板７を貼り合わす場合
においても、予めＶ字溝１ａをＳＯＧ膜等の充填材８に
より埋め込んだ後に、多結晶シリコン膜５を堆積させる
ようにすれば、多結晶シリコン膜５を形成したことによ
る単結晶シリコン基板１の反りを低減することができ
る。
【００２３】また、図３に示すように、多結晶シリコン
膜５間にシリコン酸化膜９を形成するようにすれば、更
に多結晶シリコン膜５を形成したことによる単結晶シリ
コン基板１の反りを低減することができる。
膜５間にシリコン酸化膜９を形成するようにすれば、更
に多結晶シリコン膜５を形成したことによる単結晶シリ
コン基板１の反りを低減することができる。
【００２４】
【発明の効果】請求項１乃至請求項４記載の発明は、誘
電体膜で覆われた単結晶半導体島間をＳＯＧ膜等の充填
材により埋め込むとともに、底面を覆うようにしたの
で、充填材により表面の平坦化を行うことができ、堆積
する多結晶半導体層の厚みを必要最低限にとどめること
ができ、反りが小さい誘電体分離基板を提供することが
できた。
電体膜で覆われた単結晶半導体島間をＳＯＧ膜等の充填
材により埋め込むとともに、底面を覆うようにしたの
で、充填材により表面の平坦化を行うことができ、堆積
する多結晶半導体層の厚みを必要最低限にとどめること
ができ、反りが小さい誘電体分離基板を提供することが
できた。
【００２５】請求項５または請求項６記載の発明は、単
結晶半導体基板に形成されたＶ字溝を充填材により埋め
込むようにしたので、充填材により表面の平坦化を行う
ことができ、堆積する多結晶半導体層の厚みを必要最低
限にとどめることができ、反りが小さい誘電体分離基板
の製造方法を提供することができた。
結晶半導体基板に形成されたＶ字溝を充填材により埋め
込むようにしたので、充填材により表面の平坦化を行う
ことができ、堆積する多結晶半導体層の厚みを必要最低
限にとどめることができ、反りが小さい誘電体分離基板
の製造方法を提供することができた。
【図１】本発明の一実施形態に係る誘電体分離基板の製
造工程を示す略断面図である。
造工程を示す略断面図である。
【図２】本発明の他の実施形態に係る誘電体分離基板の
製造工程を示す略断面図である。
製造工程を示す略断面図である。
【図３】本発明の他の実施形態に係る誘電体分離基板を
示す略断面図である。
示す略断面図である。
【図４】従来例に係る誘電体分離基板の製造工程の一例
を示す略断面図である。
を示す略断面図である。
【図５】従来例に係る誘電体分離基板の製造工程の一例
を示す略断面図である。
を示す略断面図である。
１ 単結晶シリコン基板 １ａ Ｖ字溝 ２ シリコン酸化膜 ３ 開口部 ４ シリコン酸化膜 ５ 多結晶シリコン膜 ６ シリコン酸化膜 ７ 単結晶シリコン基板 ８ 充填材 ９ シリコン酸化膜
Claims (6)
- 【請求項１】 複数の単結晶半導体島と、該単結晶半導
体島の側面及び底面を覆う誘電体膜と、該誘電体膜で覆
われた前記単結晶半導体島間を充填し、かつ、底面を覆
う充填材と、該充填材上に形成された多結晶半導体層と
を有して成ることを特徴とする誘電体分離基板。 - 【請求項２】 前記多結晶半導体層上に、誘電体膜を介
して単結晶半導体層を設けたことを特徴とする請求項１
記載の誘電体分離基板。 - 【請求項３】 前記多結晶半導体層間に、誘電体膜を介
在させたことを特徴とする請求項１または請求項２記載
の誘電体分離基板。 - 【請求項４】 前記充填材として、ＳＯＧ膜を用いたこ
とを特徴とする請求項１乃至請求項３記載の誘電体分離
基板。 - 【請求項５】 Ｖ字溝が形成された単結晶半導体基板上
に誘電体膜を形成し、該Ｖ字溝を埋め込むように充填材
を堆積させ、該充填材上に多結晶半導体層を形成した
後、前記単結晶半導体基板を、前記充填材の一部が露出
するまで研磨したことを特徴とする誘電体分離基板の製
造方法。 - 【請求項６】 前記多結晶半導体層上に、誘電体膜を介
して単結晶半導体基板を接合するようにしたことを特徴
とする請求項５記載の誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615496A JPH1012719A (ja) | 1996-06-26 | 1996-06-26 | 誘電体分離基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615496A JPH1012719A (ja) | 1996-06-26 | 1996-06-26 | 誘電体分離基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012719A true JPH1012719A (ja) | 1998-01-16 |
Family
ID=15826073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16615496A Pending JPH1012719A (ja) | 1996-06-26 | 1996-06-26 | 誘電体分離基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012719A (ja) |
-
1996
- 1996-06-26 JP JP16615496A patent/JPH1012719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
| US20080233708A1 (en) | Method for manufacturing semiconductor device | |
| JPH0580148B2 (ja) | ||
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| US9082716B2 (en) | Method of manufacturing semiconductor device | |
| JPS6351537B2 (ja) | ||
| JPH1012719A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH05109882A (ja) | 半導体装置の製造方法 | |
| JPH05109880A (ja) | 半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH0427693B2 (ja) | ||
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| US20080227273A1 (en) | Method for manufacturing semiconductor device | |
| JPS59117233A (ja) | 半導体装置の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 |