JPH10313112A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10313112A JPH10313112A JP9137904A JP13790497A JPH10313112A JP H10313112 A JPH10313112 A JP H10313112A JP 9137904 A JP9137904 A JP 9137904A JP 13790497 A JP13790497 A JP 13790497A JP H10313112 A JPH10313112 A JP H10313112A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- opening
- beam resist
- resist
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 逆テーパ状の微細な開口部をもつ電子ビーム
レジスト(レジストパターン)を形成できて、微細ゲート
長パターンを信頼性良く形成することの可能な半導体装
置の製造方法を提供する。 【解決手段】 ２層の電子ビームレジスト４，５に対し
て電子ビーム露光を行ない、次いで第２の電子ビームレ
ジスト５を現像して、これに所定の開口幅ｗ1の第１の
開口部６を形成し、次いで、第１の開口部６を通して上
記第１の電子ビームレジスト４を現像して、上記第１の
開口部６よりも開口幅ｗ2の大きな第２の開口部７を形
成する。しかる後、上記２つの開口部６，７の形成され
たレジスト５，４をマスクとして、半導体基板２０にリ
セス溝８を形成する。
レジスト(レジストパターン)を形成できて、微細ゲート
長パターンを信頼性良く形成することの可能な半導体装
置の製造方法を提供する。 【解決手段】 ２層の電子ビームレジスト４，５に対し
て電子ビーム露光を行ない、次いで第２の電子ビームレ
ジスト５を現像して、これに所定の開口幅ｗ1の第１の
開口部６を形成し、次いで、第１の開口部６を通して上
記第１の電子ビームレジスト４を現像して、上記第１の
開口部６よりも開口幅ｗ2の大きな第２の開口部７を形
成する。しかる後、上記２つの開口部６，７の形成され
たレジスト５，４をマスクとして、半導体基板２０にリ
セス溝８を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＨＥＭＴ(High El
ectron Mobility Transistor:高電子移動度トランジス
タ)のゲート電極の形成工程などに使用される半導体装
置の製造方法に関する。
ectron Mobility Transistor:高電子移動度トランジス
タ)のゲート電極の形成工程などに使用される半導体装
置の製造方法に関する。
【０００２】
【従来の技術】一般に、ＨＥＭＴでは遮断周波数の高周
波化、雑音指数を小さくするために、ゲート電極のゲー
ト長を短かくすることが要求されている。この要求のた
め、ＨＥＭＴのゲート電極の形成を行なうのに、微細パ
ターンの形成が可能な電子ビーム露光が一般に用いられ
ている。
波化、雑音指数を小さくするために、ゲート電極のゲー
ト長を短かくすることが要求されている。この要求のた
め、ＨＥＭＴのゲート電極の形成を行なうのに、微細パ
ターンの形成が可能な電子ビーム露光が一般に用いられ
ている。
【０００３】なお、ここで、ＨＥＭＴ(High Electron M
obility Transistor:高電子移動度トランジスタ)は、電
子親和力が小さいｎ型半導体(例えば、ｎ−ＡｌＧａＡ
ｓ)と、電子親和力の大きい高純度半導体(例えば、アン
ドープのＧａＡｓ)とを接合(ヘテロ接合)するときに、
伝導体の底に生ずるバンドの不連続部分のフェルミレベ
ルよりも低いエネルギーレベルのところ(高純度半導体
側のところ)に溜まる移動度が非常に高い電子(２次元電
子ガス)を使ってＦＥＴ動作を行なうトランジスタであ
る。
obility Transistor:高電子移動度トランジスタ)は、電
子親和力が小さいｎ型半導体(例えば、ｎ−ＡｌＧａＡ
ｓ)と、電子親和力の大きい高純度半導体(例えば、アン
ドープのＧａＡｓ)とを接合(ヘテロ接合)するときに、
伝導体の底に生ずるバンドの不連続部分のフェルミレベ
ルよりも低いエネルギーレベルのところ(高純度半導体
側のところ)に溜まる移動度が非常に高い電子(２次元電
子ガス)を使ってＦＥＴ動作を行なうトランジスタであ
る。
【０００４】図３(ａ)乃至(ｃ)，図４(ｄ)乃至(ｆ)はＨ
ＥＭＴのゲート電極を形成するための従来の形成工程を
説明するための図である。先ず、図３(ａ)に示すよう
に、チャネル層となるＧａＡｓ層１，２次電子供給層と
なるＡｌＧａＡｓ層２、ソース・ドレインのオーミック
コンタクト層となる高濃度ＧａＡｓ層３が順次に形成さ
れたＨＥＭＴ基板上にポジ型の電子ビームレジスト４を
塗布しベーキングを行なう。
ＥＭＴのゲート電極を形成するための従来の形成工程を
説明するための図である。先ず、図３(ａ)に示すよう
に、チャネル層となるＧａＡｓ層１，２次電子供給層と
なるＡｌＧａＡｓ層２、ソース・ドレインのオーミック
コンタクト層となる高濃度ＧａＡｓ層３が順次に形成さ
れたＨＥＭＴ基板上にポジ型の電子ビームレジスト４を
塗布しベーキングを行なう。
【０００５】次に、ゲート形成部分を開口するために、
図３(ｂ)に示すように、ゲート形成領域に対応する部分
に電子ビーム露光ＢＭを行なう。これにより、電子ビー
ムレジスト４において、ゲート形成領域に対応する部分
だけが感光される。次に、図３(ｃ)に示すように、現
像，水洗，乾燥を行ない、電子ビームレジスト４のゲー
ト形成領域に対応する部分に開口６を形成する。
図３(ｂ)に示すように、ゲート形成領域に対応する部分
に電子ビーム露光ＢＭを行なう。これにより、電子ビー
ムレジスト４において、ゲート形成領域に対応する部分
だけが感光される。次に、図３(ｃ)に示すように、現
像，水洗，乾燥を行ない、電子ビームレジスト４のゲー
ト形成領域に対応する部分に開口６を形成する。
【０００６】次に図４(ｄ)に示すように、開口６が形成
された電子ビームレジスト４(すなわち、レジストパタ
ーン)をマスクに、リセスエッチングを行ない基板(高濃
度ＧａＡｓ層３)にリセス溝８を形成する。
された電子ビームレジスト４(すなわち、レジストパタ
ーン)をマスクに、リセスエッチングを行ない基板(高濃
度ＧａＡｓ層３)にリセス溝８を形成する。
【０００７】次に、図４(ｅ)に示すように、基板全体に
ゲート電極用の金属配線層１０を堆積する。これによ
り、金属配線層１０は、リセス溝８の底部９上(図４
(ｅ)の例では、リセス溝８によって露出しているＡｌＧ
ａＡｓ層２上)と、電子ビームレジスト４上とに、堆積
される。
ゲート電極用の金属配線層１０を堆積する。これによ
り、金属配線層１０は、リセス溝８の底部９上(図４
(ｅ)の例では、リセス溝８によって露出しているＡｌＧ
ａＡｓ層２上)と、電子ビームレジスト４上とに、堆積
される。
【０００８】しかる後、図４(ｆ)に示すように、上記金
属配線層１０のうちでリセス溝８の底部９に堆積した金
属配線層１０を残して、電子ビームレジスト４およびそ
の上の金属配線層１０をリフトオフ法で除去する。この
ようにして、ゲート電極としての金属配線層１０が形成
された半導体装置を作製することができる。
属配線層１０のうちでリセス溝８の底部９に堆積した金
属配線層１０を残して、電子ビームレジスト４およびそ
の上の金属配線層１０をリフトオフ法で除去する。この
ようにして、ゲート電極としての金属配線層１０が形成
された半導体装置を作製することができる。
【０００９】
【発明が解決しようとする課題】ところで、上記した半
導体装置の製造方法では、文献「Modern GaAs Processi
ng Methods； Palph Williams著 ｐ１４３〜ｐ１４
５」に記されているように、例えば図３(ｂ)，(ｃ)の工
程で、電子ビームレジスト４に約０．３μｍ以下の微細
な開口６を形成しようとすると、電子ビーム露光の露光
条件，現像条件を調整しても、電子ビームレジスト４の
開口６のパターン(レジストパターン)は図３(ｃ)に示す
ように逆テーパー状とはならず(すなわち図５に示すよ
うな逆テーパー状のパターンとはならず)、さらに、電
子ビーム露光の次工程のリセス溝８を形成するリセスエ
ッチングの工程(図４(ｄ)の工程)で開口６の形成された
レジスト４(レジストパターン)がエッチング液にダメー
ジを受けて膜減りして開口６の形状が順テーパーとなり
(例えば、図６に示すような順テーパー状のパターンと
なり)、上記製造工程の最期のリフトオフ工程(図４(ｆ)
の工程)で不要金属とともにリセス溝８の底部９に形成
された金属配線層１０も除去され易くなり、製造歩留ま
りが非常に悪いという問題があった。
導体装置の製造方法では、文献「Modern GaAs Processi
ng Methods； Palph Williams著 ｐ１４３〜ｐ１４
５」に記されているように、例えば図３(ｂ)，(ｃ)の工
程で、電子ビームレジスト４に約０．３μｍ以下の微細
な開口６を形成しようとすると、電子ビーム露光の露光
条件，現像条件を調整しても、電子ビームレジスト４の
開口６のパターン(レジストパターン)は図３(ｃ)に示す
ように逆テーパー状とはならず(すなわち図５に示すよ
うな逆テーパー状のパターンとはならず)、さらに、電
子ビーム露光の次工程のリセス溝８を形成するリセスエ
ッチングの工程(図４(ｄ)の工程)で開口６の形成された
レジスト４(レジストパターン)がエッチング液にダメー
ジを受けて膜減りして開口６の形状が順テーパーとなり
(例えば、図６に示すような順テーパー状のパターンと
なり)、上記製造工程の最期のリフトオフ工程(図４(ｆ)
の工程)で不要金属とともにリセス溝８の底部９に形成
された金属配線層１０も除去され易くなり、製造歩留ま
りが非常に悪いという問題があった。
【００１０】すなわち、例えば、開口径が約０．３μｍ
以下の微細な開口６を形成し、約０．３μｍ以下の微細
なゲート長パターンを形成しようとする場合、上述の従
来の製造方法では、リセス溝８の底部９に形成された金
属配線層１０も除去され易くなり、製造歩留まりが非常
に悪いという問題があった。
以下の微細な開口６を形成し、約０．３μｍ以下の微細
なゲート長パターンを形成しようとする場合、上述の従
来の製造方法では、リセス溝８の底部９に形成された金
属配線層１０も除去され易くなり、製造歩留まりが非常
に悪いという問題があった。
【００１１】本発明は、逆テーパ状の微細な開口部をも
つ電子ビームレジスト(レジストパターン)を形成でき
て、微細ゲート長パターンを信頼性良く形成することの
可能な半導体装置の製造方法を提供することを目的とし
ている。
つ電子ビームレジスト(レジストパターン)を形成でき
て、微細ゲート長パターンを信頼性良く形成することの
可能な半導体装置の製造方法を提供することを目的とし
ている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体基板上に第１の電子
ビームレジストを塗布してベーキングを行ない、さらに
その上に、第２の電子ビームレジストを塗布してベーキ
ングを行なう工程と、上記第１および第２の電子ビーム
レジストに対して電子ビーム露光を行なう工程と、前記
第２の電子ビームレジストを現像して前記第２の電子ビ
ームレジストに所定の開口幅の第１の開口部を形成する
工程と、前記第１の開口部を通して上記第１の電子ビー
ムレジストを現像して上記第１の開口部より開口幅の大
きな第２の開口部を第１の電子ビームレジストに形成す
る工程と、上記第１，第２の開口部がそれぞれ形成され
た第１，第２の電子ビームレジストをマスクとして半導
体基板にリセス溝を形成する工程と、半導体基板全面に
ゲート電極用の金属配線層を堆積する工程と、上記金属
配線層のうちでリセス溝に堆積した金属配線層を残し
て、前記第１および第２の電子ビームレジストおよびそ
の上の不要な金属配線層をリフトオフ法により除去する
工程とを備えていることを特徴としている。
に、請求項１記載の発明は、半導体基板上に第１の電子
ビームレジストを塗布してベーキングを行ない、さらに
その上に、第２の電子ビームレジストを塗布してベーキ
ングを行なう工程と、上記第１および第２の電子ビーム
レジストに対して電子ビーム露光を行なう工程と、前記
第２の電子ビームレジストを現像して前記第２の電子ビ
ームレジストに所定の開口幅の第１の開口部を形成する
工程と、前記第１の開口部を通して上記第１の電子ビー
ムレジストを現像して上記第１の開口部より開口幅の大
きな第２の開口部を第１の電子ビームレジストに形成す
る工程と、上記第１，第２の開口部がそれぞれ形成され
た第１，第２の電子ビームレジストをマスクとして半導
体基板にリセス溝を形成する工程と、半導体基板全面に
ゲート電極用の金属配線層を堆積する工程と、上記金属
配線層のうちでリセス溝に堆積した金属配線層を残し
て、前記第１および第２の電子ビームレジストおよびそ
の上の不要な金属配線層をリフトオフ法により除去する
工程とを備えていることを特徴としている。
【００１３】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法において、前記第２の電子ビ
ームレジストの現像に少なくとも有機現像液を用い、前
記第１の電子ビームレジストの現像に少なくともアルカ
リ現像液を用いることを特徴としている。
載の半導体装置の製造方法において、前記第２の電子ビ
ームレジストの現像に少なくとも有機現像液を用い、前
記第１の電子ビームレジストの現像に少なくともアルカ
リ現像液を用いることを特徴としている。
【００１４】また、請求項３記載の発明は、請求項１記
載の半導体装置の製造方法において、前記ゲート電極用
の金属配線層の厚さを少なくとも第１の電子ビームレジ
ストの厚さ以下にすることを特徴としている。
載の半導体装置の製造方法において、前記ゲート電極用
の金属配線層の厚さを少なくとも第１の電子ビームレジ
ストの厚さ以下にすることを特徴としている。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１(ａ)乃至(ｄ)，図２(ｅ)乃至
(ｈ)は本発明に係る半導体装置の製造方法を説明するた
めの図である。図１(ａ)乃至(ｄ)，図２(ｅ)乃至(ｈ)を
参照すると、先ず、半導体基板２０(例えばＨＥＭＴ基
板１，２，３)上にポジ型の第１の電子ビームレジスト
４を塗布してベーキングを行ない(図１(ａ))、さらにそ
の上にポジ型の第２の電子ビームレジスト５を塗布して
ベーキングを行なう(図１(ｂ))。
基づいて説明する。図１(ａ)乃至(ｄ)，図２(ｅ)乃至
(ｈ)は本発明に係る半導体装置の製造方法を説明するた
めの図である。図１(ａ)乃至(ｄ)，図２(ｅ)乃至(ｈ)を
参照すると、先ず、半導体基板２０(例えばＨＥＭＴ基
板１，２，３)上にポジ型の第１の電子ビームレジスト
４を塗布してベーキングを行ない(図１(ａ))、さらにそ
の上にポジ型の第２の電子ビームレジスト５を塗布して
ベーキングを行なう(図１(ｂ))。
【００１６】次いで、上記２層の電子ビームレジスト
４，５に対して電子ビーム露光ＢＭを行なう(図１
(ｃ))。そして、第２の電子ビームレジスト５を所定の
現像液(例えば有機現像液)で現像して第２の電子ビーム
レジスト５に所定の開口幅(開口径)ｗ1の第１の開口部
６を形成する(図１(ｄ))。次いで、第１の開口部６を通
して上記第１の電子ビームレジスト４を所定の現像液
(例えばアルカリ現像液)で現像し、上記第１の開口部６
よりも開口幅(開口径)ｗ2の大きな第２の開口部７を形
成する(図２(ｅ))。
４，５に対して電子ビーム露光ＢＭを行なう(図１
(ｃ))。そして、第２の電子ビームレジスト５を所定の
現像液(例えば有機現像液)で現像して第２の電子ビーム
レジスト５に所定の開口幅(開口径)ｗ1の第１の開口部
６を形成する(図１(ｄ))。次いで、第１の開口部６を通
して上記第１の電子ビームレジスト４を所定の現像液
(例えばアルカリ現像液)で現像し、上記第１の開口部６
よりも開口幅(開口径)ｗ2の大きな第２の開口部７を形
成する(図２(ｅ))。
【００１７】しかる後、上記２つの開口部６，７の形成
されたレジスト５，４(レジストパターン)をマスクとし
て、半導体基板２０(ＨＥＭＴ基板)にリセス溝８を形成
する(図２(ｆ))。しかる後、基板全面にゲート電極用の
金属配線層１０を堆積する(図２(ｇ))。なお、このと
き、ゲート電極用の金属配線層の厚さを少なくとも第１
の電子ビームレジストの厚さ以下にするのが良い。すな
わち、ゲート電極用の金属配線層の厚さを第１の電子ビ
ームレジストの厚さよりも薄くすることで、リセス溝８
上のゲート電極と上層である第２の電子ビームレジスト
との間に空隙ができるので、リフトオフ工程で不要金属
とともに除去されにくくなる。
されたレジスト５，４(レジストパターン)をマスクとし
て、半導体基板２０(ＨＥＭＴ基板)にリセス溝８を形成
する(図２(ｆ))。しかる後、基板全面にゲート電極用の
金属配線層１０を堆積する(図２(ｇ))。なお、このと
き、ゲート電極用の金属配線層の厚さを少なくとも第１
の電子ビームレジストの厚さ以下にするのが良い。すな
わち、ゲート電極用の金属配線層の厚さを第１の電子ビ
ームレジストの厚さよりも薄くすることで、リセス溝８
上のゲート電極と上層である第２の電子ビームレジスト
との間に空隙ができるので、リフトオフ工程で不要金属
とともに除去されにくくなる。
【００１８】そして、上記金属配線層１０のうちでリセ
ス溝８の底部(底面)９に堆積した金属配線層１０を残し
て、第１，第２の電子ビームレジスト４，５およびその
上の不要な金属配線層１０をリフトオフ法により除去す
る(図２(ｈ))。このようにして、ゲート電極としての金
属配線層１０が形成された半導体装置を作製することが
できる。
ス溝８の底部(底面)９に堆積した金属配線層１０を残し
て、第１，第２の電子ビームレジスト４，５およびその
上の不要な金属配線層１０をリフトオフ法により除去す
る(図２(ｈ))。このようにして、ゲート電極としての金
属配線層１０が形成された半導体装置を作製することが
できる。
【００１９】ところで、上述した本発明の製造方法で
は、上層である第２のレジスト５に形成される第１の開
口部６の開口径ｗ1よりも、下層にある第１のレジスト
４に形成される第２の開口部７の開口径ｗ2の方が大き
く、従って、第１の開口部６，第２の開口部７によっ
て、上層から見て、実質的に逆テーパー状の開口部６，
７が形成されたレジスト(レジストパターン)(実質的に
図５に示したと同様の開口が形成されたレジスト)を得
ることができる。
は、上層である第２のレジスト５に形成される第１の開
口部６の開口径ｗ1よりも、下層にある第１のレジスト
４に形成される第２の開口部７の開口径ｗ2の方が大き
く、従って、第１の開口部６，第２の開口部７によっ
て、上層から見て、実質的に逆テーパー状の開口部６，
７が形成されたレジスト(レジストパターン)(実質的に
図５に示したと同様の開口が形成されたレジスト)を得
ることができる。
【００２０】この場合、微細ゲート長パターンを形成す
るため、第１の開口部６の開口径ｗ1，第２の開口部７
の開口径ｗ2を微細なもの(例えば、約０．３μｍ以下の
もの)とするときにも、第１の開口部６，第２の開口部
７の開口パターン形状をこのような逆テーパー状のもの
にすることができる。従って、このとき、図２(ｈ)のリ
フトオフ工程を行なう場合にも、レジスト４，５には逆
テーパー状の微細な開口(レジストパターン)６，７が形
成されていることによって、リセス溝８の底部９に堆積
している微細な(例えば、約０．３μｍ以下のゲート長
の)金属配線層１０は除去されにくくなり、製造歩留ま
りを向上させることができる。
るため、第１の開口部６の開口径ｗ1，第２の開口部７
の開口径ｗ2を微細なもの(例えば、約０．３μｍ以下の
もの)とするときにも、第１の開口部６，第２の開口部
７の開口パターン形状をこのような逆テーパー状のもの
にすることができる。従って、このとき、図２(ｈ)のリ
フトオフ工程を行なう場合にも、レジスト４，５には逆
テーパー状の微細な開口(レジストパターン)６，７が形
成されていることによって、リセス溝８の底部９に堆積
している微細な(例えば、約０．３μｍ以下のゲート長
の)金属配線層１０は除去されにくくなり、製造歩留ま
りを向上させることができる。
【００２１】また、ゲート電極用の金属配線層の厚さを
少なくとも第１の電子ビームレジストの厚さ以下にする
ことで、リセス溝８上のゲート電極と上層である第２の
電子ビームレジストとの間に空隙ができるので、リフト
オフ工程で不要金属とともに除去されにくくなり、製造
歩留りを向上させることができる。
少なくとも第１の電子ビームレジストの厚さ以下にする
ことで、リセス溝８上のゲート電極と上層である第２の
電子ビームレジストとの間に空隙ができるので、リフト
オフ工程で不要金属とともに除去されにくくなり、製造
歩留りを向上させることができる。
【００２２】
【実施例】次に、本発明の一実施例について説明する。
先ず、図１(ａ)に示すように、チャネル層となるＧａＡ
ｓ層１，２次電子供給層となるＡｌＧａＡｓ層２，ソー
ス・ドレインのオーミックコンタクト層となる高濃度Ｇ
ａＡｓ層３が順次に形成されたＨＥＭＴ基板２０上に、
第１の電子ビームレジスト４，例えばマイクロリソグラ
フィー・ケミカル・コーポレーション(ＭＣＣ社；米国)
製のＰＭＧＩ−ＳＦ８を、４５００Å程度の厚さに塗布
し、これを２００℃の温度で３０分間、窒素雰囲気中で
ベーキングした。次に、図１(ｂ)に示すように、第２の
電子ビームレジスト５，例えば、日本ゼオン社製のＺＥ
Ｐ５２０−１２を、３０００Å程度の厚さに塗布し、こ
れを２００℃の温度で３０分間、窒素雰囲気中でベーキ
ングした。
先ず、図１(ａ)に示すように、チャネル層となるＧａＡ
ｓ層１，２次電子供給層となるＡｌＧａＡｓ層２，ソー
ス・ドレインのオーミックコンタクト層となる高濃度Ｇ
ａＡｓ層３が順次に形成されたＨＥＭＴ基板２０上に、
第１の電子ビームレジスト４，例えばマイクロリソグラ
フィー・ケミカル・コーポレーション(ＭＣＣ社；米国)
製のＰＭＧＩ−ＳＦ８を、４５００Å程度の厚さに塗布
し、これを２００℃の温度で３０分間、窒素雰囲気中で
ベーキングした。次に、図１(ｂ)に示すように、第２の
電子ビームレジスト５，例えば、日本ゼオン社製のＺＥ
Ｐ５２０−１２を、３０００Å程度の厚さに塗布し、こ
れを２００℃の温度で３０分間、窒素雰囲気中でベーキ
ングした。
【００２３】しかる後、図１(ｃ)に示すように電子ビー
ム露光ＢＭを行なう。次に、図１(ｄ)に示すように第１
層のレジスト４を日本ゼオン社製の有機現像液ＺＥＤ−
５０Ｎで現像し、第１層のレジスト４に開口部６を形成
した。なお、このときの現像時間は約３分程度であっ
た。その後、イソプロピルアルコールでリンスを約１分
間程度行ない、次に図２(ｅ)に示すように、第２層目の
レジスト５を例えば東京応化社製のアルカリ現像液ＮＭ
Ｄ−Ｗで現像し、第２層のレジスト５に開口部７を形成
した。なお、このときの現像時間は約４５秒であった。
次に、図２(ｆ)に示すように、上記開口部６，７を通し
てクエン酸系のエッチャントでリセス溝形成用のリセス
エッチングを行ない、基板表面にＡｌＧａＡｓ層９を露
出させた。すなわち、高濃度ＧａＡｓ層３にリセス溝８
を形成した。
ム露光ＢＭを行なう。次に、図１(ｄ)に示すように第１
層のレジスト４を日本ゼオン社製の有機現像液ＺＥＤ−
５０Ｎで現像し、第１層のレジスト４に開口部６を形成
した。なお、このときの現像時間は約３分程度であっ
た。その後、イソプロピルアルコールでリンスを約１分
間程度行ない、次に図２(ｅ)に示すように、第２層目の
レジスト５を例えば東京応化社製のアルカリ現像液ＮＭ
Ｄ−Ｗで現像し、第２層のレジスト５に開口部７を形成
した。なお、このときの現像時間は約４５秒であった。
次に、図２(ｆ)に示すように、上記開口部６，７を通し
てクエン酸系のエッチャントでリセス溝形成用のリセス
エッチングを行ない、基板表面にＡｌＧａＡｓ層９を露
出させた。すなわち、高濃度ＧａＡｓ層３にリセス溝８
を形成した。
【００２４】次に、図２(ｇ)に示すように、全面にゲー
ト電極形成用の金属配線層１０として、Ｔｉ／Ａｕを約
３０００Å程度の厚さに堆積した。その後、図２(ｈ)に
示すように、リセス溝８の底面９に堆積されている金属
配線層１０のみを残して、リフトオフした。
ト電極形成用の金属配線層１０として、Ｔｉ／Ａｕを約
３０００Å程度の厚さに堆積した。その後、図２(ｈ)に
示すように、リセス溝８の底面９に堆積されている金属
配線層１０のみを残して、リフトオフした。
【００２５】この実施例の方法によれば、１回の電子ビ
ーム露光と２回に分割した現像工程とにより、確実に逆
テーパ形状を有する微細な(開口径が０．３μｍ以下の)
開口部６，７をレジスト５，４に形成でき、逆テーパ状
の微細な開口が形成されたレジストパターンによって、
微細な(約０．３μｍ以下の)ゲート長のゲート電極１０
を信頼性良く形成することができた。
ーム露光と２回に分割した現像工程とにより、確実に逆
テーパ形状を有する微細な(開口径が０．３μｍ以下の)
開口部６，７をレジスト５，４に形成でき、逆テーパ状
の微細な開口が形成されたレジストパターンによって、
微細な(約０．３μｍ以下の)ゲート長のゲート電極１０
を信頼性良く形成することができた。
【００２６】なお、上述の実施例では、半導体基板２０
がＡｌＧａＡｓ／ＧａＡｓのＨＥＭＴ基板であるとした
が、半導体基板２０が、ＩｎＡｌＡｓ／ＩｎＧａＡｓの
ＨＥＭＴ基板であっても、あるいは、ＡｌＧａＡｓ／Ｉ
ｎＧａＡｓＰのＨＥＭＴ基板であっても、全く同様にし
て本発明を適用でき、同様の効果を得ることができる。
さらに、半導体基板２０が、ＨＥＭＴ基板以外の基板，
例えば、ＧａＡｓ系ＭＥＳＦＥＴ基板やＩｎＰ系ＭＥＳ
ＦＥＴなどであっても、全く同様にして本発明を適用で
き、同様の効果が得られる。
がＡｌＧａＡｓ／ＧａＡｓのＨＥＭＴ基板であるとした
が、半導体基板２０が、ＩｎＡｌＡｓ／ＩｎＧａＡｓの
ＨＥＭＴ基板であっても、あるいは、ＡｌＧａＡｓ／Ｉ
ｎＧａＡｓＰのＨＥＭＴ基板であっても、全く同様にし
て本発明を適用でき、同様の効果を得ることができる。
さらに、半導体基板２０が、ＨＥＭＴ基板以外の基板，
例えば、ＧａＡｓ系ＭＥＳＦＥＴ基板やＩｎＰ系ＭＥＳ
ＦＥＴなどであっても、全く同様にして本発明を適用で
き、同様の効果が得られる。
【００２７】また、上述の実施例では、第１の電子ビー
ムレジスト４としてＰＭＧＩ−ＳＦ８を用い、第２の電
子ビームレジスト５としてＺＥＰ５２０−１２を用いた
が、第１の電子ビームレジスト４として例えば東京応化
社製のＯＥＢＲ２０００や、シプレーファーイースト社
製のＳＡＬ−１０１などを用いることもでき、また、第
２の電子ビームレジスト５として東京応化社製のＯＥＢ
Ｒ１０００や東レ社製のＥＢＲ９などを用いることもで
き、この場合にも、前述したと同様の効果が得られる。
ムレジスト４としてＰＭＧＩ−ＳＦ８を用い、第２の電
子ビームレジスト５としてＺＥＰ５２０−１２を用いた
が、第１の電子ビームレジスト４として例えば東京応化
社製のＯＥＢＲ２０００や、シプレーファーイースト社
製のＳＡＬ−１０１などを用いることもでき、また、第
２の電子ビームレジスト５として東京応化社製のＯＥＢ
Ｒ１０００や東レ社製のＥＢＲ９などを用いることもで
き、この場合にも、前述したと同様の効果が得られる。
【００２８】
【発明の効果】以上に説明したように、請求項１乃至請
求項３記載の発明によれば、半導体基板上に第１の電子
ビームレジストを塗布してベーキングを行ない、さらに
その上に、第２の電子ビームレジストを塗布してベーキ
ングを行なう工程と、上記第１および第２の電子ビーム
レジストに対して電子ビーム露光を行なう工程と、前記
第２の電子ビームレジストを現像して前記第２の電子ビ
ームレジストに所定の開口幅の第１の開口部を形成する
工程と、前記第１の開口部を通して上記第１の電子ビー
ムレジストを現像して上記第１の開口部より開口幅の大
きな第２の開口部を第１の電子ビームレジストに形成す
る工程と、上記第１，第２の開口部がそれぞれ形成され
た第１，第２の電子ビームレジストをマスクとして半導
体基板にリセス溝を形成する工程と、半導体基板全面に
ゲート電極用の金属配線層を堆積する工程と、上記金属
配線層のうちでリセス溝に堆積した金属配線層を残し
て、前記第１および第２の電子ビームレジストおよびそ
の上の不要な金属配線層をリフトオフ法により除去する
工程とを備えているので、逆テーパー状の微細な開口を
もつレジストパターンを形成することができ、微細なゲ
ート電極のリフトオフ工程の製造歩留まりを飛躍的に向
上させることができる。
求項３記載の発明によれば、半導体基板上に第１の電子
ビームレジストを塗布してベーキングを行ない、さらに
その上に、第２の電子ビームレジストを塗布してベーキ
ングを行なう工程と、上記第１および第２の電子ビーム
レジストに対して電子ビーム露光を行なう工程と、前記
第２の電子ビームレジストを現像して前記第２の電子ビ
ームレジストに所定の開口幅の第１の開口部を形成する
工程と、前記第１の開口部を通して上記第１の電子ビー
ムレジストを現像して上記第１の開口部より開口幅の大
きな第２の開口部を第１の電子ビームレジストに形成す
る工程と、上記第１，第２の開口部がそれぞれ形成され
た第１，第２の電子ビームレジストをマスクとして半導
体基板にリセス溝を形成する工程と、半導体基板全面に
ゲート電極用の金属配線層を堆積する工程と、上記金属
配線層のうちでリセス溝に堆積した金属配線層を残し
て、前記第１および第２の電子ビームレジストおよびそ
の上の不要な金属配線層をリフトオフ法により除去する
工程とを備えているので、逆テーパー状の微細な開口を
もつレジストパターンを形成することができ、微細なゲ
ート電極のリフトオフ工程の製造歩留まりを飛躍的に向
上させることができる。
【図１】本発明に係る半導体装置の製造方法の一例を示
す図である。
す図である。
【図２】本発明に係る半導体装置の製造方法の一例を示
す図である。
す図である。
【図３】従来の半導体装置の製造方法を示す図である。
【図４】従来の半導体装置の製造方法を示す図である。
【図５】電子ビームレジストの逆テーパー状の開口パタ
ーンを説明するための図である。
ーンを説明するための図である。
【図６】電子ビームレジストの順テーパー状の開口パタ
ーンを説明するための図である。
ーンを説明するための図である。
１ ＧａＡｓ層 ２ ＡｌＧａＡｓ層 ３ 高濃度ＧａＡｓ層 ４ 第１の電子ビームレジスト ５ 第２の電子ビームレジスト ６ 開口部 ７ 開口部 ８ リセス溝 ９ リセス溝の底部 ２０ 半導体基板
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 29/80 Ｆ 29/417
Claims (3)
- 【請求項１】 半導体基板上に第１の電子ビームレジス
トを塗布してベーキングを行ない、さらにその上に、第
２の電子ビームレジストを塗布してベーキングを行なう
工程と、上記第１および第２の電子ビームレジストに対
して電子ビーム露光を行なう工程と、前記第２の電子ビ
ームレジストを現像して前記第２の電子ビームレジスト
に所定の開口幅の第１の開口部を形成する工程と、前記
第１の開口部を通して上記第１の電子ビームレジストを
現像して上記第１の開口部より開口幅の大きな第２の開
口部を第１の電子ビームレジストに形成する工程と、上
記第１，第２の開口部がそれぞれ形成された第１，第２
の電子ビームレジストをマスクとして半導体基板にリセ
ス溝を形成する工程と、半導体基板全面にゲート電極用
の金属配線層を堆積する工程と、上記金属配線層のうち
でリセス溝に堆積した金属配線層を残して、前記第１お
よび第２の電子ビームレジストおよびその上の不要な金
属配線層をリフトオフ法により除去する工程とを備えて
いることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記第２の電子ビームレジストの現像に少なく
とも有機現像液を用い、前記第１の電子ビームレジスト
の現像に少なくともアルカリ現像液を用いることを特徴
とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記ゲート電極用の金属配線層の厚さを少なく
とも第１の電子ビームレジストの厚さ以下にすることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9137904A JPH10313112A (ja) | 1997-05-12 | 1997-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9137904A JPH10313112A (ja) | 1997-05-12 | 1997-05-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313112A true JPH10313112A (ja) | 1998-11-24 |
Family
ID=15209405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9137904A Pending JPH10313112A (ja) | 1997-05-12 | 1997-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10313112A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066619A (ja) * | 2001-08-30 | 2003-03-05 | Fujitsu Ltd | レジストパターンの形成方法 |
| CN116206953A (zh) * | 2022-11-25 | 2023-06-02 | 陕西光电子先导院科技有限公司 | 用于带沟槽晶圆三层胶一次曝光一次显影的金属剥离方法 |
-
1997
- 1997-05-12 JP JP9137904A patent/JPH10313112A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066619A (ja) * | 2001-08-30 | 2003-03-05 | Fujitsu Ltd | レジストパターンの形成方法 |
| CN116206953A (zh) * | 2022-11-25 | 2023-06-02 | 陕西光电子先导院科技有限公司 | 用于带沟槽晶圆三层胶一次曝光一次显影的金属剥离方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262940B1 (ko) | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 | |
| JPH11162996A (ja) | 半導体装置及びその製造方法 | |
| US6087207A (en) | Method of making pseudomorphic high electron mobility transistors | |
| JPH06168870A (ja) | 半導体装置の製造方法 | |
| JP3285132B2 (ja) | 半導体装置の製造方法 | |
| JPH10313112A (ja) | 半導体装置の製造方法 | |
| US6180528B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| US6835635B2 (en) | Electrode forming method and field effect transistor | |
| JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH11177080A (ja) | 半導体装置の製造方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JP3509166B2 (ja) | 半導体装置の製造方法 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JP2719256B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JPH02273939A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH05218092A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002009275A (ja) | 電界効果型化合物半導体装置 | |
| JPH0653242A (ja) | 半導体装置の製法 | |
| JPS63283029A (ja) | 半導体装置の製造方法 | |
| JP2000031166A (ja) | 半導体装置の製造方法 | |
| JPH02266535A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS60260158A (ja) | 電界効果トランジスタの製造方法 |