JPH11204654A - 二重ゲート絶縁膜を有するゲート電極の形成方法 - Google Patents

二重ゲート絶縁膜を有するゲート電極の形成方法

Info

Publication number
JPH11204654A
JPH11204654A JP10273445A JP27344598A JPH11204654A JP H11204654 A JPH11204654 A JP H11204654A JP 10273445 A JP10273445 A JP 10273445A JP 27344598 A JP27344598 A JP 27344598A JP H11204654 A JPH11204654 A JP H11204654A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
semiconductor substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10273445A
Other languages
English (en)
Other versions
JP3684433B2 (ja
Inventor
Kuon Jae-Suun
クォン ジャエ−スーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11204654A publication Critical patent/JPH11204654A/ja
Application granted granted Critical
Publication of JP3684433B2 publication Critical patent/JP3684433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】本発明は、感光膜中のメタル及びカーボンの微
粒子の各ゲート絶縁膜中への含浸、拡散を防止し、半導
体基板の上面に段差を形成し、該段差を利用して相異な
る厚さの二重ゲート絶縁膜を正確に形成し、ゲート電極
の信頼性を向上し得る二重ゲート絶縁膜を有するゲート
電極の形成方法を提供する。 【解決手段】第３絶縁膜パターン４０a 及び第１導電膜
パターン５０a をエッチングして、半導体基板１０上の
上段面側１１に第１ゲート絶縁膜４０a 及び第１ゲート
電極１１０を形成し、第５絶縁膜８０及び第２導電膜９
０をエッチングして、半導体基板１０上の下段面側１２
に第２ゲート絶縁膜８０及び第２ゲート電極１２０を形
成し、半導体基板１０の上段面側１１及び下段面側１２
の上面にゲート電極を夫々形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係るもので、詳しくは、半導体基板の上面に厚さ
の相異する複数のゲート絶縁膜を形成した二重ゲート絶
縁膜を有するゲート電極の形成方法に関する。
【０００２】
【従来の技術】従来の二重ゲート絶縁膜を有するゲート
電極の形成方法について、図面に基づいて説明する。ま
ず、図３(A) に示したように、半導体基板１の上面にシ
リコン酸化膜の第１絶縁膜２を熱酸化により形成し、該
第１絶縁膜２の上面に感光膜３を形成する。
【０００３】次いで、図３(B) に示したように、前記第
１絶縁膜２の一部が露出するように前記感光膜３をエッ
チングして、感光膜パターン３a を形成する。次いで、
図３(C) に示したように、前記感光膜パターン３a をマ
スクとして前記第１絶縁膜２をパターニングし、第１絶
縁膜パターン２a を形成した後、感光膜パターン３a を
包含する半導体基板１をエッチング溶液に所定時間浸漬
して感光膜パターン３a を除去する。
【０００４】次いで、図３(D) に示したように、前記第
１絶縁膜パターン２a を包含する半導体基板１の上面に
シリコン酸化膜の第２絶縁膜４を形成し、該第２絶縁膜
４の上面に導電膜５を形成する。次いで、図３(E) に示
したように、前記導電膜５、前記第１絶縁膜パターン２
ａ及び第２絶縁膜４をエッチングしてパターニングする
ことにより、前記基板１の上面に厚さの相異する二つの
絶縁膜６、４を有するゲート電極７を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな二重ゲート絶縁膜を有するゲート電極の形成方法に
おいては、ゲート絶縁膜の上面に感光膜をパターニング
して除去するとき、該感光膜中のメタル及びカーボンの
成分が下方のゲート絶縁膜中に含浸、拡散して、損傷を
与えるため、厚さの相異するゲート絶縁膜を得ることが
難しく、ゲート電極の信頼性を低下するという問題点が
ある。
【０００６】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、感光膜中のメタル及びカーボ
ンの成分のゲート絶縁膜中への含浸、拡散を防止すると
共に、半導体基板の上面に段差を形成し、該段差を利用
して厚さが相異する二重ゲート絶縁膜を正確に形成し、
ゲート電極の信頼性を向上し得る二重ゲート絶縁膜を有
するゲート電極の形成方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１に係る発明は、
半導体基板の上面に第１絶縁膜及び第２絶縁膜を順次形
成する工程と、前記第１絶縁膜の上面一部が露出される
ように第２絶縁膜をエッチングして、第２絶縁膜パター
ンを形成する工程と、該第２絶縁膜パターンをマスクと
して、前記露出された第１絶縁膜を選択的酸化成長させ
る工程と、前記第１絶縁膜及び第２絶縁膜パターンを除
去して半導体基板の上面に段差を有する上段面側と下段
面側とをそれぞれ形成する工程と、前記半導体基板の段
差の上面に熱酸化法を施して第３絶縁膜を、該第３絶縁
膜の上面に第１導電膜及び第４絶縁膜を順次形成する工
程と、前記半導体基板の上段面側にのみマスクを施し
て、前記下段面上の第４絶縁膜、第１導電膜及び第３絶
縁膜を順次エッチングして該下段面側を露出させ、上段
面側のみに第３絶縁膜パターン、第１導電膜パターン及
び第４絶縁膜パターンを順次形成する工程と、前記露出
された半導体基板の下段面側の上面に熱酸化法を施し
て、前記第３絶縁膜よりも厚い第５絶縁膜を形成する工
程と、前記第４絶縁膜パターン及び第５絶縁膜の上面に
第２導電膜及び平坦化膜を順次形成する工程と、前記半
導体基板上の上段面側の第２導電膜の上面が露出される
ように前記平坦化膜をエッチバックする工程と、該エッ
チバックされた平坦化膜をマスクとして、前記第１導電
膜パターンの上面が露出されるように、前記第２導電
膜、平坦化膜及び第４絶縁膜パターンを順次エッチング
する工程と、前記第３絶縁膜パターン、第５絶縁膜、第
１導電膜パターン及び第２導電膜をエッチングして、半
導体基板の上段面側及び下段面側の上面に二重ゲート絶
縁膜を有するゲート電極を形成する工程と、を順次行う
ことを特徴とする。
【０００８】請求項２に係る発明は、第１領域及び第２
領域を有する半導体基板を準備する工程と、前記第１領
域の半導体基板の上面に第３絶縁膜を、該第３絶縁膜の
上面に第１導電膜を、該第１導電膜の上面に第４絶縁膜
をそれぞれ形成する工程と、前記第２領域の半導体基板
の上面に第５絶縁膜を形成する工程と、前記第４絶縁膜
及び第５絶縁膜の上面に第２導電膜を形成する工程と、
前記第１導電膜及び第２導電膜をパターニングして、前
記第１領域及び第２領域の半導体基板の上面にそれぞれ
ゲート電極を形成する工程と、を順次行うことを特徴と
する。
【０００９】請求項３に係る発明は、前記第３絶縁膜及
び第５絶縁膜は、熱酸化法により形成される熱酸化膜
で、第５絶縁膜が前記第３絶縁膜よりも厚いことを特徴
とする。請求項４に係る発明は、前記第３絶縁膜及び第
５絶縁膜は、シリコン酸化膜であり、前記第１導電膜及
び第２導電膜は、ポリシリコン膜であり、前記第４絶縁
膜は、シリコン窒化膜であることを特徴とする。
【００１０】請求項５に係る発明は、前記第４導電膜を
形成した後、該第２導電膜の上面にＳＯＧ膜の平坦化膜
を形成することを特徴とする。
【００１１】
【発明の効果】本発明によれば、半導体基板を選択的に
酸化して、上面の高い上段面側と上面の低い下段面側を
夫々形成し、各領域に厚さの相異する二つのゲート絶縁
膜を選択的に熱酸化法を施して形成することにより、半
導体基板の上面に複数のゲート電極を形成するとき、ゲ
ート電極を構成する各ゲート絶縁膜の上面に直接感光膜
を形成しないため、該各ゲート絶縁膜へのメタル及びカ
ーボンの微粒子の含浸、拡散による損傷を防止しつつ、
該各ゲート絶縁膜の厚さになるように形成することがで
きるため、ゲート電極の信頼性が大いに向上する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。まず、図１(A) に示したよ
うに、半導体基板１０の上面にシリコン酸化膜を用いて
パッド酸化膜の第１絶縁膜２０を形成し、該第１絶縁膜
２０の上面にシリコン窒化膜の第２絶縁膜パターン３０
を形成する。
【００１３】次いで、図１(B) に示したように、該第２
絶縁膜パターン３０をマスクとして露出された前記第１
絶縁膜２０を選択的酸化成長（selective oxidation
growth）させると、該選択的酸化成長は下方まで進行し
て第１絶縁膜２０にバーズビーク（Bird’s beak ）が
形成される。次いで、図１(C) に示したように、前記第
１絶縁膜２０及び第２絶縁膜パターン３０を除去して半
導体基板１０の上面に段差を形成し、該段差を有する半
導体基板１０の上面に熱酸化法によるシリコン酸化膜の
第３絶縁膜４０、該第３絶縁膜４０上にポリシリコン膜
の第１導電膜５０、該第１導電膜５０上にシリコン窒化
膜の第４絶縁膜６０及び前記半導体基板の上断面側の前
記第４絶縁膜６０上に前記感光膜パターン７０を順次形
成する。
【００１４】このとき、半導体基板１０の上面が高い部
分を“上段面側１１”と称し、該上面が低い部分を“下
段面側１２”と称す。次いで、図１(D) に示したよう
に、前記感光膜パターン７０をマスクとして、前記半導
体基板１０の下段面側１２が露出されるまで、前記第４
絶縁膜６０、第１導電膜５０及び第３絶縁膜４０を順次
エッチングして、前記感光膜パターン７０を除去する。
その結果、前記半導体基板１０の上段面側１１のみに第
４絶縁膜パターン６０a 、第１導電膜パターン５０a 及
び第３絶縁膜パターン４０a が順次形成され、前記半導
体基板１０の下段面側１２の上面が露出される。
【００１５】次いで、露出された半導体基板１０の下段
面側１２の上面に、熱酸化工程を施して熱酸化膜の第５
絶縁膜８０を形成するが、このとき、シリコン窒化膜の
第４絶縁膜パターン６０ａは、熱酸化を施す際、他の部
位への酸化膜の拡散を抑制する酸化防止膜の役割を担
い、該前記第４絶縁膜パターン６０ａによりカバーされ
ない前記第１導電層パターン５０ａの側面一部が酸化さ
れて、酸化層（ゲート電極の形成のため、パターニング
するとき除去される。）が形成され、前記第５絶縁膜８
０は、第３絶縁膜パターン４０a よりも厚く形成され
る。
【００１６】前記第５絶縁膜８０及び上段面側１１の第
４絶縁膜パターン６０ａの上面にポリシリコンの第２導
電膜９０を形成し、前記第２導電膜９０の上面にＳＯＧ
膜の平坦化膜１００を形成する。次いで、図２(A) に示
したように、半導体基板１０の上段面側１１の第２導電
膜９０の上面が露出されるように前記平坦化膜１００を
エッチバックした後、該平坦化膜１００をマスクとし
て、図２(B) に示したように、前記第１導電膜パターン
５０a の上面が露出されるように前記第２導電膜９０、
平坦化膜１００及び第４絶縁膜パターン６０a を順次エ
ッチングする。
【００１７】次いで、図２(C) に示したように、第３絶
縁膜パターン４０a 及び第１導電膜パターン５０a をエ
ッチングして、半導体基板１０上の上段面側１１に夫々
第１ゲート絶縁膜４０a 及び第１ゲート電極１１０を形
成し、前記第５絶縁膜８０及び第２導電膜９０をエッチ
ングして、半導体基板１０の上面の下段面側１２に、第
２ゲート絶縁膜８０及び第２ゲート電極１２０を形成す
ることにより、本発明に係る二重ゲート絶縁膜を有する
ゲート電極の形成方法を終了する。
【図面の簡単な説明】
【図１】本発明に係る二重ゲート絶縁膜を有するゲート
電極の形成方法の前段工程を工程順に示した縦断面図
【図２】本発明に係る二重ゲート絶縁膜を有するゲート
電極の形成方法の後段工程を工程順に示した縦断面図
【図３】従来の二重ゲート絶縁膜を有するゲート電極の
形成方法を示した工程縦断面図
【符号の説明】
１：半導体基板 ３０：第２絶縁膜
パターン ２：第１絶縁膜 ４０：第３絶縁膜
（第１ゲート絶縁膜） ２a ：第１絶縁膜パターン ５０：第１導電膜 ３：感光膜 ５０a ：第１導電
膜パターン ３a:感光膜パターン ６０：第４絶縁膜 ４：第２絶縁膜（第１ゲート絶縁膜）６０a ：第４絶縁
膜パターン ５：第１導電膜 ７０：感光膜パタ
ーン ６：第２ゲート絶縁膜 ８０：第５絶縁膜
（第２ゲート絶縁膜） ７：第１導電膜（ゲート電極） ９０：第２導電膜 １０：半導体基板 １００：平坦化膜 １１：上段面側 １１０：第１ゲー
ト電極 １２：下段面側 １２０：第２ゲー
ト電極 ２０：第１絶縁膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の上面に第１絶縁膜及び第２絶
    縁膜を順次形成する工程と、 前記第１絶縁膜の上面一部が露出されるように第２絶縁
    膜をエッチングして、第２絶縁膜パターンを形成する工
    程と、 該第２絶縁膜パターンをマスクとして、前記露出された
    第１絶縁膜を選択的酸化成長させる工程と、 前記第１絶縁膜及び第２絶縁膜パターンを除去して半導
    体基板の上面に段差を有する上段面側と下段面側とをそ
    れぞれ形成する工程と、 前記半導体基板の段差の上面に熱酸化法を施して第３絶
    縁膜を、該第３絶縁膜の上面に第１導電膜及び第４絶縁
    膜を順次形成する工程と、 前記半導体基板の上段面側にのみマスクを施して、前記
    下段面上の第４絶縁膜、第１導電膜及び第３絶縁膜を順
    次エッチングして該下段面側を露出させ、上段面側のみ
    に第３絶縁膜パターン、第１導電膜パターン及び第４絶
    縁膜パターンを順次形成する工程と、 前記露出された半導体基板の下段面側の上面に熱酸化法
    を施して、前記第３絶縁膜よりも厚い第５絶縁膜を形成
    する工程と、 前記第４絶縁膜パターン及び第５絶縁膜の上面に第２導
    電膜及び平坦化膜を順次形成する工程と、 前記半導体基板上の上段面側の第２導電膜の上面が露出
    されるように前記平坦化膜をエッチバックする工程と、 該エッチバックされた平坦化膜をマスクとして、前記第
    １導電膜パターンの上面が露出されるように、前記第２
    導電膜、平坦化膜及び第４絶縁膜パターンを順次エッチ
    ングする工程と、 前記第３絶縁膜パターン、第５絶縁膜、第１導電膜パタ
    ーン及び第２導電膜をエッチングして、半導体基板の上
    段面側及び下段面側の上面に二重ゲート絶縁膜を有する
    ゲート電極を形成する工程と、を順次行うことを特徴と
    する二重ゲート絶縁膜を有するゲート電極の形成方法。
  2. 【請求項２】第１領域及び第２領域を有する半導体基板
    を準備する工程と、 前記第１領域の半導体基板の上面に第３絶縁膜を、該第
    ３絶縁膜の上面に第１導電膜を、該第１導電膜の上面に
    第４絶縁膜をそれぞれ形成する工程と、 前記第２領域の半導体基板の上面に第５絶縁膜を形成す
    る工程と、 前記第４絶縁膜及び第５絶縁膜の上面に第２導電膜を形
    成する工程と、 前記第１導電膜及び第２導電膜をパターニングして、前
    記第１領域及び第２領域の半導体基板の上面にそれぞれ
    ゲート電極を形成する工程と、を順次行うことを特徴と
    する二重ゲート絶縁膜を有するゲート電極の形成方法。
  3. 【請求項３】前記第３絶縁膜及び第５絶縁膜は、熱酸化
    法により形成される熱酸化膜で、第５絶縁膜が前記第３
    絶縁膜よりも厚いことを特徴とする請求項２に記載の二
    重ゲート絶縁膜を有するゲート電極の形成方法。
  4. 【請求項４】前記第３絶縁膜及び第５絶縁膜は、シリコ
    ン酸化膜であり、前記第１導電膜及び第２導電膜は、ポ
    リシリコン膜であり、前記第４絶縁膜は、シリコン窒化
    膜であることを特徴とする請求項１又は請求項２に記載
    の二重ゲート絶縁膜を有するゲート電極の形成方法。
  5. 【請求項５】前記第４導電膜を形成した後、該第２導電
    膜の上面にＳＯＧ膜の平坦化膜を形成することを特徴と
    する請求項１又は請求項２に記載の二重ゲート絶縁膜を
    有するゲート電極の形成方法。
JP27344598A 1997-12-29 1998-09-28 二重ゲート絶縁膜を有するゲート電極の形成方法 Expired - Fee Related JP3684433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR76817/1997 1997-12-29
KR1019970076817A KR100253394B1 (ko) 1997-12-29 1997-12-29 듀얼 게이트절연막을 가지는 게이트전극의 제조방법

Publications (2)

Publication Number Publication Date
JPH11204654A true JPH11204654A (ja) 1999-07-30
JP3684433B2 JP3684433B2 (ja) 2005-08-17

Family

ID=19529347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27344598A Expired - Fee Related JP3684433B2 (ja) 1997-12-29 1998-09-28 二重ゲート絶縁膜を有するゲート電極の形成方法

Country Status (3)

Country Link
US (1) US6194257B1 (ja)
JP (1) JP3684433B2 (ja)
KR (1) KR100253394B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164439A (ja) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2003049188A1 (en) * 2001-11-30 2003-06-12 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152102A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
WO2006075444A1 (ja) * 2005-01-12 2006-07-20 Sharp Kabushiki Kaisha 半導体装置の製造方法、及び半導体装置
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
JP4505349B2 (ja) * 2005-02-28 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
KR950005464B1 (ko) * 1992-02-25 1995-05-24 삼성전자주식회사 반도체장치의 제조방법
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
JP3532625B2 (ja) * 1994-10-06 2004-05-31 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5595922A (en) * 1994-10-28 1997-01-21 Texas Instruments Process for thickening selective gate oxide regions
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
JP3323051B2 (ja) * 1995-04-26 2002-09-09 シャープ株式会社 半導体装置の製造方法
JP3243151B2 (ja) * 1995-06-01 2002-01-07 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5866445A (en) * 1997-07-11 1999-02-02 Texas Instruments Incorporated High density CMOS circuit with split gate oxide
US5989962A (en) * 1997-09-26 1999-11-23 Texas Instruments Incorporated Semiconductor device having dual gate and method of formation
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164439A (ja) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2003049188A1 (en) * 2001-11-30 2003-06-12 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
JPWO2003049188A1 (ja) * 2001-11-30 2005-04-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
CN100334732C (zh) * 2001-11-30 2007-08-29 株式会社瑞萨科技 半导体集成电路器件及其制造方法
US7335561B2 (en) 2001-11-30 2008-02-26 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
US7560772B2 (en) 2001-11-30 2009-07-14 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
US7741677B2 (en) 2001-11-30 2010-06-22 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
US7897467B2 (en) 2001-11-30 2011-03-01 Renesas Electronics Corporation Semiconductor integrated circuit device and manufacturing method thereof

Also Published As

Publication number Publication date
KR100253394B1 (ko) 2000-04-15
JP3684433B2 (ja) 2005-08-17
US6194257B1 (en) 2001-02-27
KR19990056800A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5776821A (en) Method for forming a reduced width gate electrode
JP3684433B2 (ja) 二重ゲート絶縁膜を有するゲート電極の形成方法
JP2006303403A (ja) フラッシュメモリ素子の製造方法
JPS5923475B2 (ja) 半導体装置用電極の形成方法
JPH08335543A (ja) アライメントパターンの形成方法
JPH0258778B2 (ja)
JP2000260871A (ja) 半導体装置の製造方法
JPH0621432A (ja) 半導体装置の製造方法
JPH0126184B2 (ja)
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
JPH10247661A (ja) ボンディング用構造の形成方法
JPH03108330A (ja) 半導体装置の製造方法
KR100223773B1 (ko) 핀형 전하저장전극 형성 방법
JPH0231448A (ja) 半導体装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPS63102340A (ja) 半導体装置の製造方法
KR100221633B1 (ko) 소자격리 방법
JPH0418691B2 (ja)
JPH1032264A (ja) 半導体装置及び半導体装置の製造方法
JP2000269326A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPH05175344A (ja) 半導体装置の製造方法
JPS58182228A (ja) 半導体装置の製造方法
JPH0458538A (ja) 半導体装置の製造方法
JPS63153859A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050413

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees