JPH113309A - 拡張ボード構成変更方式 - Google Patents
拡張ボード構成変更方式Info
- Publication number
- JPH113309A JPH113309A JP9154202A JP15420297A JPH113309A JP H113309 A JPH113309 A JP H113309A JP 9154202 A JP9154202 A JP 9154202A JP 15420297 A JP15420297 A JP 15420297A JP H113309 A JPH113309 A JP H113309A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- board
- gate
- output
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 3
Abstract
(57)【要約】
【課題】 コンピュータのメインボードに拡張ボードを
カスケード接続してボード構成を変更するには、ユーザ
による設定操作を必要とし、手間がかかるし、設定ミス
を起こす恐れがある。 【解決手段】 メインボード１は拡張ボードをカスケー
ド接続するコネクタからの信号線数ｎの論理入力信号か
ら拡張ボードの接続枚数を認識するボード設定入力回路
１1を設け、各拡張ボード２1〜２Sはカスケード接続す
るコネクタＣ1，Ｃ2間に、拡張ボードの接続枚数に応じ
て信号線数ｎの論理状態を変化させるボード構成設定回
路ＢＣを設ける。これにより、拡張ボードの接続枚数の
変更にもユーザの設定を不要にする。
カスケード接続してボード構成を変更するには、ユーザ
による設定操作を必要とし、手間がかかるし、設定ミス
を起こす恐れがある。 【解決手段】 メインボード１は拡張ボードをカスケー
ド接続するコネクタからの信号線数ｎの論理入力信号か
ら拡張ボードの接続枚数を認識するボード設定入力回路
１1を設け、各拡張ボード２1〜２Sはカスケード接続す
るコネクタＣ1，Ｃ2間に、拡張ボードの接続枚数に応じ
て信号線数ｎの論理状態を変化させるボード構成設定回
路ＢＣを設ける。これにより、拡張ボードの接続枚数の
変更にもユーザの設定を不要にする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータのメ
インボードに拡張ボードをカスケード接続してボード構
成を変更する方式に関する。
インボードに拡張ボードをカスケード接続してボード構
成を変更する方式に関する。
【０００２】
【従来の技術】コンピュータは、その機能や資源を拡大
するため、メインボードに拡張ボードを接続することで
拡張ボードにバス接続を得る。拡張ボードは、例えば、
拡張メモリや拡張Ｉ／Ｏボード、ディスクドライブコン
トローラ、パラレル・シリアルポート、ＰＣカードにさ
れる。
するため、メインボードに拡張ボードを接続することで
拡張ボードにバス接続を得る。拡張ボードは、例えば、
拡張メモリや拡張Ｉ／Ｏボード、ディスクドライブコン
トローラ、パラレル・シリアルポート、ＰＣカードにさ
れる。
【０００３】メインボードに拡張ボードを増設するの
に、拡張ボードのカスケード接続が多く用いられる。例
えば、１枚当たりｍ点の入出力機能をもつ拡張Ｉ／Ｏボ
ードをメインボードにｎ枚カスケード接続することによ
り、入出力をｍ×ｎ点に拡張することができる。
に、拡張ボードのカスケード接続が多く用いられる。例
えば、１枚当たりｍ点の入出力機能をもつ拡張Ｉ／Ｏボ
ードをメインボードにｎ枚カスケード接続することによ
り、入出力をｍ×ｎ点に拡張することができる。
【０００４】このような拡張ボードの増設など、拡張ボ
ード構成の変更には、ユーザが変更前に拡張ボード構成
を設定する必要がある。この設定は、デイジタルスイッ
チの切換による変更やキーボードからの入力でメモリ内
容を書替えることで行う。
ード構成の変更には、ユーザが変更前に拡張ボード構成
を設定する必要がある。この設定は、デイジタルスイッ
チの切換による変更やキーボードからの入力でメモリ内
容を書替えることで行う。
【０００５】
【発明が解決しようとする課題】拡張ボードのカスケー
ド接続には、拡張ボード構成をユーザが手動で変更する
必要があり、煩わしい設定操作になるし、設定ミスを起
こす恐れがある。
ド接続には、拡張ボード構成をユーザが手動で変更する
必要があり、煩わしい設定操作になるし、設定ミスを起
こす恐れがある。
【０００６】本発明の目的は、拡張ボードのカスケード
接続におけるボード構成の変更を確実、容易にする拡張
ボード構成の変更方式を提供することにある。
接続におけるボード構成の変更を確実、容易にする拡張
ボード構成の変更方式を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、メインボード
に拡張ボードを接続したときに拡張ボードの接続枚数に
応じた論理信号をメインボードに入力するボード構成設
定回路を各拡張ボードに設けることにより、ボード構成
の変更を行うための拡張ボードの接続枚数の変更をメイ
ンボードが自動的に認識できるようにしたもので、以下
の構成を特徴とする。
に拡張ボードを接続したときに拡張ボードの接続枚数に
応じた論理信号をメインボードに入力するボード構成設
定回路を各拡張ボードに設けることにより、ボード構成
の変更を行うための拡張ボードの接続枚数の変更をメイ
ンボードが自動的に認識できるようにしたもので、以下
の構成を特徴とする。
【０００８】（第１の発明）コンピュータのメインボー
ドに拡張ボードをカスケード接続してボード構成を変更
するにおいて、前記メインボードは、拡張ボードをカス
ケード接続するコネクタからの信号線数ｎの論理入力信
号から拡張ボードの接続枚数を認識するボード設定入力
回路を設け、前記拡張ボードは、カスケード接続するコ
ネクタ間に、拡張ボードの接続枚数に応じて前記信号線
数ｎの論理状態を変化させるボード構成設定回路を設け
たことを特徴とする。
ドに拡張ボードをカスケード接続してボード構成を変更
するにおいて、前記メインボードは、拡張ボードをカス
ケード接続するコネクタからの信号線数ｎの論理入力信
号から拡張ボードの接続枚数を認識するボード設定入力
回路を設け、前記拡張ボードは、カスケード接続するコ
ネクタ間に、拡張ボードの接続枚数に応じて前記信号線
数ｎの論理状態を変化させるボード構成設定回路を設け
たことを特徴とする。
【０００９】（第２の発明）信号線数２の場合の前記ボ
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ1と、第１の信号Ｓ1と第２の信
号Ｓ2の論理積を取って第２の出力を得るアンドゲート
Ｇ2とを備えたことを特徴とする。
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ1と、第１の信号Ｓ1と第２の信
号Ｓ2の論理積を取って第２の出力を得るアンドゲート
Ｇ2とを備えたことを特徴とする。
【００１０】（第３の発明）信号線数３の場合の前記ボ
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ3と、第１の信号Ｓ1と第２の信
号Ｓ2の排他的論理和を取る排他的論理和回路Ｇ5と、こ
の信号を反転して第２の出力を得るアンドゲートＧ
4と、第１の信号Ｓ1と第２の信号Ｓ2の論理和を取るオ
アゲートＧ6と、これと第３の信号Ｓ3の論理積を取って
第３の出力を得るアンドゲートＧ5とを備えたことを特
徴とする。
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ3と、第１の信号Ｓ1と第２の信
号Ｓ2の排他的論理和を取る排他的論理和回路Ｇ5と、こ
の信号を反転して第２の出力を得るアンドゲートＧ
4と、第１の信号Ｓ1と第２の信号Ｓ2の論理和を取るオ
アゲートＧ6と、これと第３の信号Ｓ3の論理積を取って
第３の出力を得るアンドゲートＧ5とを備えたことを特
徴とする。
【００１１】（第４の発明）信号線数４の場合の前記ボ
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ7と、第１の信号Ｓ1と第２の信
号Ｓ2の排他的論理和を取る排他的論理和回路Ｇ9と、こ
の信号を反転して第２の出力を得るアンドゲートＧ
8と、第１の信号Ｓ1から第３の信号Ｓ3までの論理和の
反転信号を得るノアゲートＧ11と、第１の信号Ｓ1と第
２の信号Ｓ2の論理和を取るオアゲートＧ13の出力と第
３の信号Ｓ3との論理積を取るアンドゲートＧ12と、前
記ノアゲートＧ11の出力とアンドゲートＧ12の出力の論
理和を取って第３の出力を得るオアゲートＧ10と、第１
の信号Ｓ1から第３の信号Ｓ3までの論理和を取るオアゲ
ートＧ15と、これと第４の信号Ｓ4の論理積を取って第
４の出力を得るアンドゲートＧ14とを備えたことを特徴
とする。
ード構成設定回路は、第１の信号Ｓ1を反転した第１の
出力を得るインバータＧ7と、第１の信号Ｓ1と第２の信
号Ｓ2の排他的論理和を取る排他的論理和回路Ｇ9と、こ
の信号を反転して第２の出力を得るアンドゲートＧ
8と、第１の信号Ｓ1から第３の信号Ｓ3までの論理和の
反転信号を得るノアゲートＧ11と、第１の信号Ｓ1と第
２の信号Ｓ2の論理和を取るオアゲートＧ13の出力と第
３の信号Ｓ3との論理積を取るアンドゲートＧ12と、前
記ノアゲートＧ11の出力とアンドゲートＧ12の出力の論
理和を取って第３の出力を得るオアゲートＧ10と、第１
の信号Ｓ1から第３の信号Ｓ3までの論理和を取るオアゲ
ートＧ15と、これと第４の信号Ｓ4の論理積を取って第
４の出力を得るアンドゲートＧ14とを備えたことを特徴
とする。
【００１２】
【発明の実施の形態】図１は、本発明の実施形態を示す
拡張ボード接続構成図である。メインボード１のボード
設定入力回路１1は、その入力信号により拡張ボードの
接続状態を識別する。この入力信号は、ｎ本の信号線に
印加されるｎビットの論理状態とされ、拡張用コネクタ
１2にカスケード接続される拡張ボード２1〜２Sの枚数
に応じて決定される。
拡張ボード接続構成図である。メインボード１のボード
設定入力回路１1は、その入力信号により拡張ボードの
接続状態を識別する。この入力信号は、ｎ本の信号線に
印加されるｎビットの論理状態とされ、拡張用コネクタ
１2にカスケード接続される拡張ボード２1〜２Sの枚数
に応じて決定される。
【００１３】各拡張ボード２1〜２Sは、例えば、Ｉ／Ｏ
デバイスを搭載したＩ／Ｏボードにされ、カスケード接
続用コネクタＣ1，Ｃ2によりメインボード１に対してカ
スケード接続される。
デバイスを搭載したＩ／Ｏボードにされ、カスケード接
続用コネクタＣ1，Ｃ2によりメインボード１に対してカ
スケード接続される。
【００１４】このコネクタＣ1，Ｃ2の間には、ボード構
成設定回路ＢＣが設けられ、この回路ＢＣによりメイン
ボード１のボード設定入力回路１1にｎビットのボード
構成入力信号を与える。
成設定回路ＢＣが設けられ、この回路ＢＣによりメイン
ボード１のボード設定入力回路１1にｎビットのボード
構成入力信号を与える。
【００１５】図２は、メインボード１のボード変更回路
部分を示し、ボード設定入力回路１1とコネクタ１2間を
接続するｎ本の信号線にはプルアップ抵抗回路１3が設
けられ、拡張ボード２1のボード構成設定回路ＢＣから
の入力信号のプルアップを行う。
部分を示し、ボード設定入力回路１1とコネクタ１2間を
接続するｎ本の信号線にはプルアップ抵抗回路１3が設
けられ、拡張ボード２1のボード構成設定回路ＢＣから
の入力信号のプルアップを行う。
【００１６】図３は、拡張ボード２1〜２Sのボード変更
回路部分を示し、ボード構成設定回路ＢＣとコネクタＣ
2間を接続するｎ本の信号線にはプルアップ抵抗回路Ｐ
Ｒが設けられ、後段の拡張ボードからの入力信号のプル
アップを行う。
回路部分を示し、ボード構成設定回路ＢＣとコネクタＣ
2間を接続するｎ本の信号線にはプルアップ抵抗回路Ｐ
Ｒが設けられ、後段の拡張ボードからの入力信号のプル
アップを行う。
【００１７】ここで、メインボード１及び拡張ボード２
1〜２S間を接続する信号線数は、拡張ボードの最大接続
枚数を決定し、信号線数がｎであれば最大接続枚数２n
−１になる。また、ボード構成設定回路ＢＣは、信号線
数ｎによって異なるものであり、信号線数ｎが決まれば
各拡張ボード２1〜２Sでは同じ論理回路構成になる。
1〜２S間を接続する信号線数は、拡張ボードの最大接続
枚数を決定し、信号線数がｎであれば最大接続枚数２n
−１になる。また、ボード構成設定回路ＢＣは、信号線
数ｎによって異なるものであり、信号線数ｎが決まれば
各拡張ボード２1〜２Sでは同じ論理回路構成になる。
【００１８】図４は、信号線数ｎ＝２の場合の拡張ボー
ドのボード構成設定回路ＢＣを示す。この場合には、拡
張ボードの最大接続枚数が３枚（＝２n−１）になり、
１つのアンドゲートＧ1とインバータＧ2により拡張ボー
ドの接続枚数に応じた信号Ｓ1とＳ2の論理状態を決定す
る。インバータＧ1は、後段に拡張ボードが接続される
場合に入力「０」を「１」に反転した出力を得、接続さ
れない場合に入力「１」を「０」に反転した出力を得
る。アンドゲートＧ2は、信号Ｓ1とＳ2の論理積を取
り、後段に拡張ボードが接続される場合に「０」の出力
を得、接続されない場合に「１」の出力を得る。これら
の接続枚数と信号Ｓ1，Ｓ2の論理状態の関係は、下記表
に示すようになる。
ドのボード構成設定回路ＢＣを示す。この場合には、拡
張ボードの最大接続枚数が３枚（＝２n−１）になり、
１つのアンドゲートＧ1とインバータＧ2により拡張ボー
ドの接続枚数に応じた信号Ｓ1とＳ2の論理状態を決定す
る。インバータＧ1は、後段に拡張ボードが接続される
場合に入力「０」を「１」に反転した出力を得、接続さ
れない場合に入力「１」を「０」に反転した出力を得
る。アンドゲートＧ2は、信号Ｓ1とＳ2の論理積を取
り、後段に拡張ボードが接続される場合に「０」の出力
を得、接続されない場合に「１」の出力を得る。これら
の接続枚数と信号Ｓ1，Ｓ2の論理状態の関係は、下記表
に示すようになる。
【００１９】
【表１】
【００２０】図５は、信号線数２の場合の拡張ボードの
接続図を示す。同図の（ａ）では１枚の拡張ボードの接
続での信号Ｓ1、Ｓ2の論理状態を示し、（ｂ）では２枚
の拡張ボード接続の場合を、（ｃ）では３枚の拡張ボー
ド接続の場合を示す。これらの論理状態は、上記の表の
ようになり、メインボード１に対する拡張ボードの接続
枚数に応じて信号Ｓ1、Ｓ2が変化し、メインボード１の
ボード設定入力回路１1が拡張ボード接続枚数を認識す
ることができる。このことから、ユーザは、拡張ボード
の接続枚数を変更するのに、設定入力操作が不要になる
ことを意味する。
接続図を示す。同図の（ａ）では１枚の拡張ボードの接
続での信号Ｓ1、Ｓ2の論理状態を示し、（ｂ）では２枚
の拡張ボード接続の場合を、（ｃ）では３枚の拡張ボー
ド接続の場合を示す。これらの論理状態は、上記の表の
ようになり、メインボード１に対する拡張ボードの接続
枚数に応じて信号Ｓ1、Ｓ2が変化し、メインボード１の
ボード設定入力回路１1が拡張ボード接続枚数を認識す
ることができる。このことから、ユーザは、拡張ボード
の接続枚数を変更するのに、設定入力操作が不要になる
ことを意味する。
【００２１】図６は、信号線数３（最大接続枚数７枚）
の場合の拡張ボード構成を示す。ボード構成設定回路Ｂ
Ｃは、インバータＧ3では図４の場合と同様に、後段か
らの入力信号Ｓ1を反転して出力する。また、入力信号
Ｓ1とＳ2を排他的論理和Ｇ4により一致／不一致の判定
を得てインバータＧ4Aで反転して出力信号Ｓ2を得、入
力信号Ｓ1とＳ2をオアゲートＧ6で論理和を取り、これ
と入力信号Ｓ3の論理積をアンドゲートＧ5に得て出力信
号Ｓ3を得る。
の場合の拡張ボード構成を示す。ボード構成設定回路Ｂ
Ｃは、インバータＧ3では図４の場合と同様に、後段か
らの入力信号Ｓ1を反転して出力する。また、入力信号
Ｓ1とＳ2を排他的論理和Ｇ4により一致／不一致の判定
を得てインバータＧ4Aで反転して出力信号Ｓ2を得、入
力信号Ｓ1とＳ2をオアゲートＧ6で論理和を取り、これ
と入力信号Ｓ3の論理積をアンドゲートＧ5に得て出力信
号Ｓ3を得る。
【００２２】この構成による拡張ボード接続枚数と信号
Ｓ1，Ｓ2，Ｓ3の論理状態の関係は、下記表に示すよう
になり、接続枚数に応じて信号Ｓ1〜Ｓ3の論理状態を変
更し、メインボード１による認識がなされる。
Ｓ1，Ｓ2，Ｓ3の論理状態の関係は、下記表に示すよう
になり、接続枚数に応じて信号Ｓ1〜Ｓ3の論理状態を変
更し、メインボード１による認識がなされる。
【００２３】
【表２】
【００２４】図７は、信号線数４（最大接続枚数１５
枚）の場合の拡張ボード構成を示す。ボード構成設定回
路ＢＣは、インバータＧ7では図４又は図６の場合と同
様に、後段からの入力信号Ｓ1を反転して出力する。ま
た、入力信号Ｓ1とＳ2を排他的論理和Ｇ9により一致／
不一致の判定を得てインバータＧ8で反転して出力信号
Ｓ2を得る。
枚）の場合の拡張ボード構成を示す。ボード構成設定回
路ＢＣは、インバータＧ7では図４又は図６の場合と同
様に、後段からの入力信号Ｓ1を反転して出力する。ま
た、入力信号Ｓ1とＳ2を排他的論理和Ｇ9により一致／
不一致の判定を得てインバータＧ8で反転して出力信号
Ｓ2を得る。
【００２５】さらに、入力信号Ｓ1〜Ｓ3からはノアゲー
トＧ11で論理和の反転信号を得、入力信号Ｓ1とＳ2の論
理和を取るオアゲートＧ13の出力と入力信号Ｓ3との論
理積をアンドゲートＧ12で取り、これらゲートＧ11とＧ
12の出力の論理和をオアゲートＧ10に得て出力信号Ｓ3
を得る。また、入力信号Ｓ1〜Ｓ3の論理和をオアゲート
Ｇ15に得、これと入力信号Ｓ4の論理積をアンドゲート
Ｇ14に得て出力信号Ｓ4を得る。
トＧ11で論理和の反転信号を得、入力信号Ｓ1とＳ2の論
理和を取るオアゲートＧ13の出力と入力信号Ｓ3との論
理積をアンドゲートＧ12で取り、これらゲートＧ11とＧ
12の出力の論理和をオアゲートＧ10に得て出力信号Ｓ3
を得る。また、入力信号Ｓ1〜Ｓ3の論理和をオアゲート
Ｇ15に得、これと入力信号Ｓ4の論理積をアンドゲート
Ｇ14に得て出力信号Ｓ4を得る。
【００２６】この構成による拡張ボード接続枚数と信号
Ｓ1，Ｓ2，Ｓ3，Ｓ4の論理状態の関係は、下記表に示す
ようになり、接続枚数に応じて信号Ｓ1〜Ｓ4の論理状態
を変更し、メインボード１による認識がなされる。
Ｓ1，Ｓ2，Ｓ3，Ｓ4の論理状態の関係は、下記表に示す
ようになり、接続枚数に応じて信号Ｓ1〜Ｓ4の論理状態
を変更し、メインボード１による認識がなされる。
【００２７】
【表３】
【００２８】以上のようなボード構成設定回路ＢＣは、
拡張ボードの最大接続枚数に関係する信号線数ｎに応じ
て論理回路が設計されるもので、信号線数ｎ（最大接続
枚数２n−１）の場合には下記表のような一般式の論理
状態を得る構成になる。
拡張ボードの最大接続枚数に関係する信号線数ｎに応じ
て論理回路が設計されるもので、信号線数ｎ（最大接続
枚数２n−１）の場合には下記表のような一般式の論理
状態を得る構成になる。
【００２９】
【表４】
【００３０】なお、実施形態におけるプルアップ抵抗回
路ＰＲは、論理素子Ｇ1〜Ｇ15自体が同じ機能をもつ素
子構成であるときは省略できる。
路ＰＲは、論理素子Ｇ1〜Ｇ15自体が同じ機能をもつ素
子構成であるときは省略できる。
【００３１】
【発明の効果】以上のとおり、本発明によれば、メイン
ボードに拡張ボードを接続したときに拡張ボードの接続
枚数に応じた論理信号をメインボードに入力するボード
構成設定回路を各拡張ボードに設けるため、ボード構成
の変更を行うための拡張ボードの接続枚数の変更をメイ
ンボードが自動的に認識でき、ユーザはボード構成の変
更のための設定の手間を省くことができ、しかも設定ミ
スを起こすことがなくなる。
ボードに拡張ボードを接続したときに拡張ボードの接続
枚数に応じた論理信号をメインボードに入力するボード
構成設定回路を各拡張ボードに設けるため、ボード構成
の変更を行うための拡張ボードの接続枚数の変更をメイ
ンボードが自動的に認識でき、ユーザはボード構成の変
更のための設定の手間を省くことができ、しかも設定ミ
スを起こすことがなくなる。
【図１】本発明の実施形態を示す拡張ボード接続構成
図。
図。
【図２】実施形態におけるメインボードの構成図。
【図３】実施形態における拡張ボードの構成図。
【図４】信号線数２の場合の拡張ボードの構成図。
【図５】信号線数２の場合の拡張ボード接続図。
【図６】信号線数３の場合の拡張ボードの構成図。
【図７】信号線数４の場合の拡張ボードの構成図。
１…メインボード ２1〜２S…拡張ボード １1…ボード設定入力回路 １2、Ｃ1、Ｃ2…コネクタ ＢＣ…ボード構成設定回路 ＰＲ…プルアップ抵抗回路 Ｇ1〜Ｇ15…論理回路
Claims (4)
- 【請求項１】 コンピュータのメインボードに拡張ボー
ドをカスケード接続してボード構成を変更するにおい
て、 前記メインボードは、拡張ボードをカスケード接続する
コネクタからの信号線数ｎの論理入力信号から拡張ボー
ドの接続枚数を認識するボード設定入力回路を設け、 前記拡張ボードは、カスケード接続するコネクタ間に、
拡張ボードの接続枚数に応じて前記信号線数ｎの論理状
態を変化させるボード構成設定回路を設けたことを特徴
とする拡張ボード構成変更方式。 - 【請求項２】 信号線数２の場合の前記ボード構成設定
回路は、 第１の信号Ｓ1を反転した第１の出力を得るインバータ
Ｇ1と、 第１の信号Ｓ1と第２の信号Ｓ2の論理積を取って第２の
出力を得るアンドゲートＧ2とを備えたことを特徴とす
る請求項１に記載の拡張ボード構成変更方式。 - 【請求項３】 信号線数３の場合の前記ボード構成設定
回路は、 第１の信号Ｓ1を反転した第１の出力を得るインバータ
Ｇ3と、 第１の信号Ｓ1と第２の信号Ｓ2の排他的論理和を取る排
他的論理和回路Ｇ5と、この信号を反転して第２の出力
を得るアンドゲートＧ4と、 第１の信号Ｓ1と第２の信号Ｓ2の論理和を取るオアゲー
トＧ6と、これと第３の信号Ｓ3の論理積を取って第３の
出力を得るアンドゲートＧ5とを備えたことを特徴とす
る請求項１に記載の拡張ボード構成変更方式。 - 【請求項４】 信号線数４の場合の前記ボード構成設定
回路は、 第１の信号Ｓ1を反転した第１の出力を得るインバータ
Ｇ7と、 第１の信号Ｓ1と第２の信号Ｓ2の排他的論理和を取る排
他的論理和回路Ｇ9と、この信号を反転して第２の出力
を得るアンドゲートＧ8と、 第１の信号Ｓ1から第３の信号Ｓ3までの論理和の反転信
号を得るノアゲートＧ11と、第１の信号Ｓ1と第２の信
号Ｓ2の論理和を取るオアゲートＧ13の出力と第３の信
号Ｓ3との論理積を取るアンドゲートＧ12と、前記ノア
ゲートＧ11の出力とアンドゲートＧ12の出力の論理和を
取って第３の出力を得るオアゲートＧ10と、 第１の信号Ｓ1から第３の信号Ｓ3までの論理和を取るオ
アゲートＧ15と、これと第４の信号Ｓ4の論理積を取っ
て第４の出力を得るアンドゲートＧ14とを備えたことを
特徴とする請求項１に記載の拡張ボード構成変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154202A JPH113309A (ja) | 1997-06-12 | 1997-06-12 | 拡張ボード構成変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154202A JPH113309A (ja) | 1997-06-12 | 1997-06-12 | 拡張ボード構成変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113309A true JPH113309A (ja) | 1999-01-06 |
Family
ID=15579082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154202A Pending JPH113309A (ja) | 1997-06-12 | 1997-06-12 | 拡張ボード構成変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113309A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058939A (ja) * | 2001-08-10 | 2003-02-28 | Fuji Electric Co Ltd | 自動販売機の制御装置 |
| JPWO2014185462A1 (ja) * | 2013-05-17 | 2017-02-23 | 日本電気株式会社 | 基板と基板装置及び基板接続方法 |
| CN108614491A (zh) * | 2018-06-11 | 2018-10-02 | 上海海得控制系统股份有限公司 | 一种可编程逻辑控制器通讯系统和方法 |
-
1997
- 1997-06-12 JP JP9154202A patent/JPH113309A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058939A (ja) * | 2001-08-10 | 2003-02-28 | Fuji Electric Co Ltd | 自動販売機の制御装置 |
| JPWO2014185462A1 (ja) * | 2013-05-17 | 2017-02-23 | 日本電気株式会社 | 基板と基板装置及び基板接続方法 |
| CN108614491A (zh) * | 2018-06-11 | 2018-10-02 | 上海海得控制系统股份有限公司 | 一种可编程逻辑控制器通讯系统和方法 |
| CN108614491B (zh) * | 2018-06-11 | 2024-03-15 | 上海海得控制系统股份有限公司 | 一种可编程逻辑控制器通讯系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH113309A (ja) | 拡張ボード構成変更方式 | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| US5818274A (en) | Flip-flop circuit | |
| JPH10247899A (ja) | シリアル伝送方法及びその同期誤り検出方法 | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| JPH11272601A (ja) | カスケード接続カード、このカードにより構成されるシステムにおけるｉｄ割付け方法、及び共通バスのバス使用権優先判定方法 | |
| KR910002052B1 (ko) | Plc의 모듈 확장장치 | |
| KR100488981B1 (ko) | Ｇｐｉｏ 포트를 이용한 ｉｃ 회로 구조 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPH01166238A (ja) | 出力制御回路 | |
| CN121857405A (zh) | 一种引脚扩展方法以及引脚扩展电路 | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JPS63261420A (ja) | デイジタル・コンパレ−タ | |
| JPH04370775A (ja) | Ｌｓｉ試験システム | |
| JPH1065661A (ja) | フレーム同期保護回路 | |
| JPS6120891B2 (ja) | ||
| JPS63151223A (ja) | デコ−ド回路 | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPH02142223A (ja) | パリティチェック方式 | |
| JPH04124723A (ja) | シリアル・パラレル変換回路 | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JPH0396034A (ja) | 先優先選択回路 | |
| JPH0441383B2 (ja) | ||
| JPH0215710A (ja) | メタステーブル検出回路 | |
| JPS6375956A (ja) | バスインタフエ−ス回路 |