JPS58127380A - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JPS58127380A JPS58127380A JP57010363A JP1036382A JPS58127380A JP S58127380 A JPS58127380 A JP S58127380A JP 57010363 A JP57010363 A JP 57010363A JP 1036382 A JP1036382 A JP 1036382A JP S58127380 A JPS58127380 A JP S58127380A
- Authority
- JP
- Japan
- Prior art keywords
- insulation film
- type semiconductor
- channel part
- diffused layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はMO!3型半導体装置の構造に関する。
本発明の目的はMO8型半導体装置、特に微細化された
MOB型半導体装置の耐圧向上にある。
MOB型半導体装置の耐圧向上にある。
以下図に依って詳しく説明する。
第1図は従来の耐圧を改善したMOB型半導体W&皺の
断面図である。不純物濃度の高いドレイン拡散層1と、
ゲート配置!2下のチャネル部3の間に選択酸化lX4
を設け、選択酸化膜下の不純物濃度の低い拡散層5でチ
ャネル部3とドレイン拡散層1を結ぶ。第1図に示す構
造の耐圧を改善したMO5型半導体装置は通常のMO8
O8型体導体装置一チップ上に混載する事が容易である
為に、螢光表示管、液晶表示装置等の駆動回路とロジッ
ク回路、メモリ等を一体化した半導体装置に多く用いら
れている。しかしロジック回路、メモリ等の微細化に合
わせて駆動回路を微細化する場合、選択醸化膜を使用す
る為に生じるバーズビーク6の存在が問題になる。本発
明は上記の欠点を除去した微細化に適した構造のMOa
型半導体装置である。
断面図である。不純物濃度の高いドレイン拡散層1と、
ゲート配置!2下のチャネル部3の間に選択酸化lX4
を設け、選択酸化膜下の不純物濃度の低い拡散層5でチ
ャネル部3とドレイン拡散層1を結ぶ。第1図に示す構
造の耐圧を改善したMO5型半導体装置は通常のMO8
O8型体導体装置一チップ上に混載する事が容易である
為に、螢光表示管、液晶表示装置等の駆動回路とロジッ
ク回路、メモリ等を一体化した半導体装置に多く用いら
れている。しかしロジック回路、メモリ等の微細化に合
わせて駆動回路を微細化する場合、選択醸化膜を使用す
る為に生じるバーズビーク6の存在が問題になる。本発
明は上記の欠点を除去した微細化に適した構造のMOa
型半導体装置である。
第2図は本発明の耐圧を改善したMO8型半導体装置の
断面図である。不純物濃度の高いドレイン拡散層7とゲ
ート配置IB下のチャネル部9の間に断面がほぼ矩形の
絶縁膜1oを埋め込み、チャネル部9とドレイン拡散層
7の間を不純物濃度の低し・拡散層11で結ぶ。絶縁膜
1oの形成は、反応性イオンエツチング等、指向性と選
択性に優れたエツチング7法でシリコン基板12をエツ
チングして矩形の溝を形成した後、熱酸化を用いて酸化
シリコン膜を形成するか、あるいは気相成長法【こよっ
て酸化シリコン1.窒化シリコン等の絶縁物を埋め込む
。絶縁膜の長さはα5μ悔もあれば充分である為微細化
に大いに適している。絶縁1[10の長さ、深さ、及び
拡散層の不純物嬢度を変える事により、広い耐圧仕様に
対応する事が出来、耐圧を特に高くした場合には駆動回
路に使用し、少し耐圧を上げて半導体装置の信頼性を向
上する等、多様な用達に使用出来る。上記の例ではドレ
イン側のみ絶縁膜を埋め込んだが、ドレイン側、ソース
側両方に形成する事も出来る。
断面図である。不純物濃度の高いドレイン拡散層7とゲ
ート配置IB下のチャネル部9の間に断面がほぼ矩形の
絶縁膜1oを埋め込み、チャネル部9とドレイン拡散層
7の間を不純物濃度の低し・拡散層11で結ぶ。絶縁膜
1oの形成は、反応性イオンエツチング等、指向性と選
択性に優れたエツチング7法でシリコン基板12をエツ
チングして矩形の溝を形成した後、熱酸化を用いて酸化
シリコン膜を形成するか、あるいは気相成長法【こよっ
て酸化シリコン1.窒化シリコン等の絶縁物を埋め込む
。絶縁膜の長さはα5μ悔もあれば充分である為微細化
に大いに適している。絶縁1[10の長さ、深さ、及び
拡散層の不純物嬢度を変える事により、広い耐圧仕様に
対応する事が出来、耐圧を特に高くした場合には駆動回
路に使用し、少し耐圧を上げて半導体装置の信頼性を向
上する等、多様な用達に使用出来る。上記の例ではドレ
イン側のみ絶縁膜を埋め込んだが、ドレイン側、ソース
側両方に形成する事も出来る。
第1図は従来の耐圧を改善したMOs型半導体装置の断
面図である。 第2図は本発明の耐圧を改善したMO13型半導体装置
の断面図である。 1.7・・・・・・ドレイン拡散層 4・・・・・・・・・・・・選択酸化膜10・・・・・
・・・・絶縁膜 5.11・・・・・・拡散層 以 上 出願人 株式金社趣紡精工舎 代理人 弁理士 最上 務
面図である。 第2図は本発明の耐圧を改善したMO13型半導体装置
の断面図である。 1.7・・・・・・ドレイン拡散層 4・・・・・・・・・・・・選択酸化膜10・・・・・
・・・・絶縁膜 5.11・・・・・・拡散層 以 上 出願人 株式金社趣紡精工舎 代理人 弁理士 最上 務
Claims (1)
- ドレイン拡散層とチャネル部の間に断面形状がほぼ矩形
である絶縁膜が埋め込まれている事を特徴とするMOB
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010363A JPS58127380A (ja) | 1982-01-26 | 1982-01-26 | Mos型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010363A JPS58127380A (ja) | 1982-01-26 | 1982-01-26 | Mos型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127380A true JPS58127380A (ja) | 1983-07-29 |
Family
ID=11748073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010363A Pending JPS58127380A (ja) | 1982-01-26 | 1982-01-26 | Mos型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127380A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
| JP2007073942A (ja) * | 2005-08-11 | 2007-03-22 | Toshiba Corp | 半導体装置 |
| JP2012033648A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118384A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manufacturing prouss for mos type semiconductor unit |
-
1982
- 1982-01-26 JP JP57010363A patent/JPS58127380A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118384A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manufacturing prouss for mos type semiconductor unit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
| US5663083A (en) * | 1995-01-18 | 1997-09-02 | Lsi Logic Corporation | Process for making improved MOS structure with hot carrier reduction |
| JP2007073942A (ja) * | 2005-08-11 | 2007-03-22 | Toshiba Corp | 半導体装置 |
| US8502309B2 (en) | 2005-08-11 | 2013-08-06 | Kabushiki Kaisha Toshiba | Semiconductor device including field effect transistor for use as a high-speed switching device and a power device |
| JP2012033648A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837014B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0774352A (ja) | Mosfet及びその製造方法 | |
| JPH01310576A (ja) | 半導体装置およびその製造方法 | |
| JPH06260652A (ja) | 高電圧パワートランジスタおよびその形成方法 | |
| JP2515745B2 (ja) | 半導体装置の製造方法 | |
| JPH0574806A (ja) | 半導体装置及びその製造方法 | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6143864B2 (ja) | ||
| JPH0548936B2 (ja) | ||
| JPS58202575A (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
| JP2002016080A (ja) | トレンチゲート型mosfetの製造方法 | |
| JPH0799286A (ja) | 半導体装置 | |
| JPH0945904A (ja) | 半導体装置およびその製造方法 | |
| JP2002124682A (ja) | Mis電界効果トランジスタ及びその製造方法 | |
| JPH09246550A (ja) | 半導体装置,半導体装置の製造方法,絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 | |
| US5811854A (en) | One piece semiconductor device having a power fet and a low level signal element with laterally spaced buried layers | |
| JP3225368B2 (ja) | 半導体装置 | |
| JPS60249366A (ja) | 半導体装置 | |
| KR100197656B1 (ko) | 반도체 에스.오.아이.소자의 제조방법 | |
| SU1085437A1 (ru) | Способ изготовлени полевых транзисторов | |
| JP3079618B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0322485A (ja) | 不揮発性メモリ用電界効果トランジスタ | |
| JPH0616559B2 (ja) | 半導体装置の製造方法 | |
| JPS63133662A (ja) | 半導体装置の製造方法 | |
| JPS60103661A (ja) | 半導体集積回路装置 |