JPS58145221A - タイミング信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、入力信号の立ち上が少時、立ち下が〕時に
ある定まった信号を出力するタイミング信号発生回路に
関する。

従来ＶＴＲヤカ七ットデッキなどのモータ回転数を通常
回転と２倍速回転に制御する九めＫは、通常回転用と２
倍速回転用、それぞれにタイミング信号発生回路が必要
であつ九。

第１図に従来の通常回転用のタイミング信号発生回路を
示す。この通常回転用のタイミング信号発生回路は入力
信号の立ち上が少時と立ち下が）時に一つのパルスを出
力するものであ〕、この第１図において、第１電源電位
入力端子Ｉ　Ｋ　／ｄ　Ｖｃｅ０電圧が印加されている
。

この第１電源電位入力端子ｌは抵抗２を通してＮＰＮ）
ランジスタ３（以下、単にトランジスタと云う）のコレ
クタに接続されておｐ、このトランジスタ３のエミッタ
はアースされている。トランジスタ３と４のベースは共
通ＫＪｉ続され、トランジスタ４のエミッタはアースさ
れ、コレクタはトランジスタ９とｌＯのエンツタに接続
されている。

トランジスタ４０ベースはトランジスタ５０ペースに接
続され、トランジスタ５のエミッタはアースされ、トラ
ンジスタ５のコレクタはトランジスタ１２と１３のエミ
ッタに共通に接続されている。これらのトランジスタ３
〜５および抵抗２とによル、カレントミラー回路１７が
構成されてお）、抵抗２を流れる電流と同電流がトラン
ジスタ４．５のコレクタよル、グランドに引き込まれる
ことになる。

上記トランジスタ９０ベースは第１基準電位入力端子６
に接続されておシ、そのコレクタはトランジスタ１１の
ベースおよびコレクタに接続されている。トランジスタ
１１のエミッタは第１電源電位入力端子ｌに接続され、
トランジスタ１１０ベースはトランジスタ１４のベース
に接続されている。

トランジスタｌＯのベースはトランジスタ１２のベース
に接続されている。この両トランジスタｌＯと１２の両
ペースは入力端子７に接続されている。トランジスタｌ
Ｏのコレクタは第１電源電位入力端子ＩＫ接続され、ト
ランジスタ１２のコレクタはトランジスタ１１と１４の
ベースに共通に接続されている。

ま九、トランジスタ１３のコレクタは第１電源電位入力
端子ｌに接続されている。このトランジスタ１３のベー
スは第２基準電位入力端子８に接続されている。

サラに、トランジスタ１４のコレクタは抵抗１５を介し
てアースされているとともに１出力端子１６に接続され
ている。

次に１以上のように構成され九従来のタインング信号発
生回路の動作について説明する。いま第１電源電位入力
端子ＩＫ６Ｖｌ入力し、入力端子７に第２図（Ａ）　Ｋ
示す台形波形（九とえば１台形波形のｒＬＪレベルは２
　Ｖ　、　ｒＨＪレベルは３■とする）を入力し、第１
基準電位入力端子６に第２図（Ａ）におけるＣで示す電
位（たとえば、２．３Ｖ）、第２基準電位入力端子８に
第２図（Ａ）　ＫおけるＤで示す電位（たとえば％　２
．７　Ｖ　）を入力し九場合には、第２図（Ａ）の波形
がＣおよびＤの電位よ〕も低い区間では、第１基準電位
入力端子６の電位よりも入力端子７の電位の方が低いた
め、電流は第１電源電位入力端子１．）ランラスタ１１
．トランジスタ９．定電流回路１７全通して流れ、トラ
ンジスタＩＯＫは流れない。

また、入力端子７の電位は第２基準電位入力端子８の電
位よ〕も低いため、電流は第１電源電位入力端子１．ト
ランジスタ１３．カレントミラー回路１７全通して流れ
、トランジスタ１２には流れない。

このとき、トランジスタ１１と１４はカレントミラー回
路として動作しており、トランジスタ１１゜９、カレン
トミラー回路１７を流れる電流がトランジスタ１４のコ
レクタよシ出力される。この電流により、抵抗の両端に
はｒＨＪレベルが発生する（ｉ％２図（Ｂ）のｒＨＪレ
ベル）。

第２図（Ａ）の波形がＣとＤの電位の中間電位の場合で
は、第１基準電位入力端子６よシも、入力端子７の電位
が高いため、電流がトランジスタｌＯを通して流れ、ト
ランジスタ９には流れない。

ま九、第２基準電位入力端子８の電位よりも入力端子７
の電位の方が低いため、電ｆＩｔ、はトランジスタ１３
全通して流れ、トランジスタ１２には流れない。このた
め、トランジスタ１１．１４はカレントミラー回路とし
て動作せず、出力端子１６に鉱ｒＬｊレベルが発生する
（第２図（Ｂ）のｒＬＪレベル）。

第２図（Ａ）の波形がＣとＤの電位よりも高い場合には
、第１基準電位入力端子６よルも入力端子７の電位が高
い九め、電流はトランジスタ１０【通して流れ、トラン
ジスタ９には流れない。

また、入力端子７の電位はｗｃ２基準電位入力端子８の
電位よシも高いため、電流はトランジスタ１２を通して
流れ、トランジスタ１３には流れない。したがって、ト
ランジスタ１１．１４はカレントミラー回路として動作
し、トランジスタ１１゜１２、カレントミラー回路１７
を通って流れる電流と同電流がトランジスタ１４のコレ
クタ側よ〕出力される。この出力端子１ｓｒｃＦｉ、ｒ
ＨＪレベルが発生する。これによ）％上記条件によって
出力端子１６から第２図（ｊ３）の波形の信号が出力さ
れることになる。

しかし、上記従来のタイミング信号発生回路では、以下
に列挙するごとき欠点があった。

（１）　　入力する台形波の立ち上がシと立ち下が夛の
傾斜が等しくないと、出力パルス幅が立ち下が少時と立
ち上が９時で異なる。

（２）　　入力端子７には、原理的Ｋ（台形波でないと
動作しない）ヒステリシス（ロ）路が入れられないため
、ノイズに弱い。

（３）　　入力する台形波形は高速（３ＫＨ程度）にな
ると、三角波形とな夛、二つの出力パルスが１パルスと
なってしまう。

（４ン　　外付は回路によル、簡単に立ち上が９のみま
たは立ち下が〕のみでパルス出力を行うように変形でき
ない。

（５）立ち上が９時や立ち下がり時のパルス数ｔ−２゜
３・・・と任意に変更できない。

この発明は、上記従来の欠点を除去するためになされた
もので、出力パルス幅が立ち上がり時と立ち下がり時に
変わることがなく、ノイズに対し強ｉシステムが組める
とともに、高速でも動作が可能であるとともに、逓倍速
と立ち上がりのみの動作の切替が楽になるばか夛か、出
力パルス数と出力パルス幅の変更が可能であるタイミン
グ信号発生回路を提供することを目的とする。

以下、この発明のタイきング信号発生回路の実施例につ
いて図面に基づき説明する。第３図はその一実施例の構
成を示す回路図である。この編３図において、電源入力
端子２１　Ｋ　ＦｉＶｅｃの電圧が印加されるようにな
ってｈる。

この電源入力端子２１にトランジスタ２２と２６の各エ
ミッタが接続されてお９．トランジスタ２５のエミッタ
は抵抗２４ｔ−介して電源入力端子２１に接続されてい
る。トランジスタ２２と２５のベースは共通になってお
シ、トランジスタ２２０ベースとコレクタは抵抗２３ｔ
−介してアースされている。

トランジスタ２５とのベースは共通に接続され、トラン
ジスタ２５のコレクタはコンパレータ３１の非反転入力
端およびトランジスタ２８のコレクタに接続されている
。トランジスタ２６のコレクタはトランジスタ２７．２
９のコレクタに接続され、トランジスタ２６のエミッタ
Ｆｉ電源入力端子２１に接続されている。

かくして、トランジスタ２２，２５，２６．抵抗２３．
２４とＫより、第１カレントオラー回路５０（第１定電
流回路）が構成されておシ、この抵抗２３′ｋｆｉれる
電流と同電流がトランジスタ２６のコレクタよシ、また
、抵抗２３　ｔｉれるｔｆｌＬの半分の電流がトランジ
スタ２５のコレクタよシ出力される（半分の電流調整は
抵抗２４によ）行う）。

ま７’ｔ、５１ｉ［２力レントミラー回路（第２定電流
回路）でおり、トランジスタ２７と２８とにより構成さ
れている。両トランジスタ２７と２８のベースは共通罠
接続され、トランジスタ２７゜２８のエミッタはともに
アースされている。トランジスタ２７のベースはコレク
タに接続されており、このコレクタはトランジスタ２９
のコレクタに直結されている。

トランジスタ２９の工εツタはアースされ、トランジス
タ２９０ペースはアンドゲート３９の出力端に接続され
ている。このトランジスタ２９とアンドゲート３９とに
よシ５発振制御回路５２が接続されている。

一方、５３はヒステリシス回路であシ、抵抗３２〜３４
．コンパレータ３１．トランジスタ３５゜３６、インバ
ータ３７により構成されている。すなわち、抵抗３２〜
３４は電源入力端子２１とアース間に直列に接続されて
いる。抵抗３２と３３との接続点はコンパレータ３１の
反転入力端に接続され、抵抗３３と３４とのｉ続点はト
ランジスタ３５のコレクタに接続されている。トランジ
スタ３５のエミッタはアースされている。コンパレータ
３１の出力端はバッフ７３６を介してトランジスタ３５
０ベースに接続されているとともに。

インバータ３７ｉ介して上記アンドゲート３９の第１入
力端、カウンタ４０のクロック入力端、Ｒ−８７リツプ
・７０ツブ回路４１（以下、Ｒ−８ＦＦと云う）のリセ
ット入力端に接続されている。

一方、４６鉱信号入力端子で６９．２人力のイクスクル
シプオアゲート３８の第１入力端およびインバータ４４
を介してアンドゲート４５の第２入力端に接続されてい
る。このアンドゲート４５の第２入力端は逓倍切替回路
４７に接続されている。アンドゲート４５の出力はＴ−
ＦＦ４３のリセット入力端Ｒに接続されている。

マ九、イクスクルシプオアゲート３８の第２入力端はＴ
−ＦＦ４３の出力端ＱＫ接続され、イクスクルシプオア
グート３８の出力端は上記アンドゲート３９の第２入力
端に接続されている。

上記Ｒ−８ＦＦ４１の出力端ＦｉＴ−Ｆ’Ｆ　４３のク
ロック入力端およびカウンタ４０のリセット入力端Ｒに
接続されている。このＴ−ＦＦ４３のＤ端子と出力端４
Ｆｉ直結されている。

また、カウンタ４０の出力はデコーダ４２に転送される
ようになっており、デコーダ４２の出力Ｊ、ＫＵそれぞ
れ第１出力端子４８、第２出力端子４９に転送されるよ
うになっている。さらに、デコーダ４２の出力はＲ−８
ＦＦ４１のセット入力端Ｓに転送するようになっている
。

なお、上記逓倍切替端子４７祉立ち上がりと倍速（立ち
上かやと立ち下がり動作）の切替入力端子（高速切替端
子）となるものである。

次に、以上のように構成されたこの発明のタイミング信
号発生回路の動作について、第４図およびｍ５図のタイ
ムチャートを併用して述べることにする。第４図および
第５図のアルファベットは第３図のアルファベットに対
応する個所の波形を示す。ここで、信号入力端子４６に
第４図（Ｅ）に示す波形が入力され九場合につ鵡て考え
る。

入力端子４６にｒＬＪレベル、Ｔ−ＦＦ４３の出力端Ｑ
の出力（ｍ４図（Ｆ））がｒＬＪレベルでは、イクスク
ルシプオアゲート３８の出力波形（第４図（Ｇ））はｒ
ＬＪレベルとなるため、アンドゲート３９の出力レベル
４　ｒＬＪレベルとなる。

したがって、第２カレントミラー回路５１ｉｊ動作状態
となり、第１カレントｉラー回路５ｏの出力１１ｔＲお
よびコンデンサ３０の充電電荷を引き込み、コンパレー
タ３１の非反転入力端（（＋）入力端子）をｒＬＪレベ
ル（第４図（Ｈ））とする。

この電位線コンパレータ３１の反転入力端（←）入力端
子）の電圧よ〕低いため、コンバレー７３１の出力−は
ｒＬＪレベルとなる。一方、信号入力端子４６０を圧ｔ
ｉ高を位し’ベル（ヒステリシスレベルの高いレベル）
となっている。

ヒステリシス回路５３のコンパレータ３１の出力レベル
（ｒＬＪレベル）ハインバータ３７にヨク反転して第４
図（Ｉ）　Ｋ示すようにな！Ｄ、ｒＨｊレベルになシ、
アンドゲート３９の第１入力端、カウンタ４０のクロッ
ク入力端、Ｒ−８ＦＦ４１のリセット入力端Ｒに出力さ
れ、アンドゲート３９は開いた状態となシ、また％Ｒ−
８ＦＦ　４１の出方端Ｑは第４図（Ｌ）に示すように「
Ｌ」レベルとする。

このとき、信号入力端子４６の入力信号がｒＨＪレベル
に切り替わると、イクスクルシプオアゲート３８の出力
（第４図（Ｇ）の波形）はｒＨＪレベルとなる九め、ア
ンドゲート３９の出力がｒＨＪレベルとなシ、トランジ
スタ２９がオンとなる。これにより、第２カレントミラ
ー回路５１は非動作状態とな）、コンデンサ３０はカレ
ントミラー回路５０により充電される（第４図（Ｈ）の
波形）。

このコンデンサ３０の電位がコンパレータ３１の反転入
力端の電圧より高電位となると、コンパレータ３１の逆
相信号がインバータ３７を通してアンドゲート３９に入
力されるため、再びアンドゲート３９は出力されなくな
９．トランジスタ２９はオフとなり％ａｇ２カレントミ
ラー回路５１が動作状態となる。したがって、この第２
カレントミラー回路５１’ｌｉ通してコンデンサ３ｏの
電荷が放電する。

このように、ｇｇｌカレントミラー回路５０．＠２２カ
レントｉラー路５１．発振制御回路５２゜ヒステリシス
回路５３．コンデンサ３ｏにょシ、発振が起こｐ１ヒス
テリシス回路の逆相信号がカウンタ４０のクロック入力
端、Ｒ−８ＦＦ４１のリセット入力端に入力される。

カラ／り４０はクロック入力端に入力される信号の立ち
上がりにより作動し、出力信号をデコーダ４２に出力す
る。デコーダ４２では、入力されたカウンタ４０の出力
（コード信号）により、設定されたコード信号と一致し
た場合に、「Ｈ］ないしｒＬＪレベル信号を第１出力端
子４８（第４図（Ｊ）の波形）ま九は第２出力端子４９
（第４図（Ｋ）の波形）に出力する。

この信号を出力した後のデコーダ４２の出力信号によシ
、Ｒ−８ＦＦ　４１１−セットすれば、このＲ−８ＦＦ
　４１　ノ出力ｆＲ４Ｑ　（Ｋ　４　図（Ｌ）　（Ｄ波
形）　ｔ＃Ｈｊレベルとなる。この信号により、カウン
タ４０はリセットされる。

また、Ｒ−８ＦＦ４１のリセット入力端Ｒに再度ヒステ
リシス回路５３の出力によ！ｌ）、ｒＨｊレベルになる
ことによシ、とのＲ−８ＦＦ４１の出力端Ｑの出力は「
Ｌ」レベルに戻る。

この出力端Ｑの出力（第４図（Ｌ）の信号波形）の立ち
下がプにより、Ｔ−ＦＦ４３の出力端Ｑの出力が１−Ｈ
」レベルに反転すると、イクスクルシプオアゲート３８
の出力がｒＬＪレベルとなり、発振が停止し、定常状態
となる。

さらに、信号入力端子４６がｒＬＪレベルに切シ替ワる
と、イクスクルシブオアゲート４８の出力がｒＨＪレベ
ルとなり、前記と同様に第２カレイトミラー回路５１が
非動作状態となることにより、コンデンサ３０が充電さ
れ２発振が開始される。

また、ヒステリシス回路５３の出力信号によシ。

カウンタ４０が動作し、カウンタ４０の出力がデコーダ
４２に転送され、このデコーダ４２よ〕第１出力端子４
８．第２出力端子４９に出力し、この出力の発生後、デ
コーダ４２の出力により、Ｒ−８ＦＦ４１をセットし、
このＲ−８ＦＦ４１の出力によりＴ−ＦＦ４３を反転さ
せて、イクスクルシプオアゲート３８の出力ｔ　ｒＬＪ
レベル、！：Ｌテ、発ｆｍを停止する。

次に１逓倍切替端子４７にｒＨＪレベルを入力した場合
、アンドゲート４５の出力は信号入力端子４６にｒＬＪ
レベルが入力されている区間ｒＨＪレベルとなる。この
ｒＨＪレベルにより、Ｔ−ＦＦ４３はリセットされる。

これによシ、イクスクルシプオアゲート３８の出力は「
Ｌ」レベルとなシ、発振が禁止される。

すなわち、上記の説明において、信号入力端子４６の信
号がｒＨＪからｒＬＪに立ち下がったときに１発振が禁
止され、デコ、−ダ４２から第１出力端子４８、第２出
力端子４９に出力される出力信号（それぞれ第５図（Ｊ
）、第５図（Ｋ）に示す）は人力信号（第４図および第
５図（Ｅ）の信号）の立ち上が９時のみ出力されること
になる。

なお、第５図（Ｆ）〜第５図（Ｌ）はそれぞれ逓倍切替
端子４７　Ｋ　ｒＨＪレベルを入力し次場合の第４図（
Ｆ）〜（Ｌ）に対応する波形を示すものである。

以上のように、この発明のタイミング信号発生回路によ
れば、第１の定電流回路でコンデンサを電源電位に充電
させ、入力信号とＲ−８ＦＦの出力信号に対応する信号
とのイクスクルシプオア論理の出力とにより第２の定電
流回路を制御してコンデンサを選択的に放電させ、この
コンデンサの充放電による電位の変化に応じてヒステリ
シス回路からパルスを発生させ、このノ（ルス信号の数
をカウンタで計数するとともにＲ−８ＦＦｔリセツトし
。

さらにカウンタの出力をデコーダでデコードし、このデ
コーダの出力により、Ｒ−８ＦＦｔセツトするようにし
九ので、以下に列挙するごとき効果を奏する。

（（転）デコーダから出力される出カッくルス幅は発振
周波数やデコーダより決定され、入力信号で社決定され
ないため、従来のように立ち上がり時と立ち下が９時の
パルス幅が変わることはない。

（ｂ）　　入力信号は従来のように台形波信号と異なシ
、パルスでよいために、ヒステリシス回路を通した後の
信号でも凝＜、ノイズに対して強いシステムが組める。

（ｅ）　　コンデンサの光放電の回数を上げれば、入力
信号の周波数が高速（７ＫＨｚａ度）でも動作可能とな
る。

（由　逓倍速（立ち上が夛、立ち下がり動作）と。

立ち上がりのみの動作の切替が楽にできる。

（・）　出力パルス数や出力パルス幅はカウンタとデコ
ーグにより変更が可能である。

（ｆ）　　上記（ａ）〜（・）項によル、水晶のような
精密なタイミングを必要としない端子数減少を必要とす
る半導体集積回路に広く利用することができる。

【図面の簡単な説明】

第１図は従来のタイミング信号発生回路の回路図、＠２
図は第１図のタイミング信号発生回路の動作を説明する
ためのタイムチャート、第３図はこの発明のタイミング
信号発生回路の一実施例の構成を示す回路図、第４図お
よび第５図はそれぞれ第３図のタイミング信号発生回路
の動作を説明するためのタイムチャートである。 ２Ｓ”、２５〜２９．３５・・・トランジスタ、２３゜
２４．３２〜３４・・・抵抗、３０・・・コンデンサ。 ３１・・・コンパレータ、３７．４７・・・インバータ
、３８・・・イクスクルシプオアゲート、３９・・・ア
ンドゲート、４０・・・カウンタ、４１・・・Ｒ−８フ
リツプ・フロック回路、４２・・・デコーダ、４３・・
・Ｔ７リツプ・フロップ回路、４６・・・信号入力端子
、４７・・・逓倍切替端子、５０・・・第１カレントｉ
ラー回路、５１・・・第２カンントミラー回路、５３・
・・ヒステリシス回路。 し゛　　） 手続補正書 昭和５７年８月３１日 特許庁長官着杉和夫　殿 ■、事件の表示 昭和ｓ１年轡　許　　願第　Ｉ１１］３４２　Ｍｌｉ０
４称 タイ擢ンダ信４＃−生回路 ３、補正をする者 事件との関係　　　　　畳　許　出願人Ｃｏ’／Ｉｆｌ
）沖電気工＃１株式金社４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日（画一
）６、補正の対象 ―願書Ｏ勤１ＩｌｉＯＷ＃Ｉ′＆ｌｌ―および１画Ｏ簡
単なＩＩ！＠０欄 ７、補正の内容 別紙の通り Ｌ　補正の内容 １）明細書７頁１４行［３ＫＨＪ　ｔ　ｒ　３　ＫＨｚ
　ｊと訂正する。 ２９同９頁２行１トランジスタ２５・・・・・・接続さ
れ、」を削除する。 ′３）同９頁４行「入力端および」を「入力端、コンデ
ンサ３０の一端および」と訂正する。 ４）同９頁５行「されている。トランジスタ」ｔｒされ
ている。また、コンデンサ３０の他゛　端は接地されて
いる。トランジスタ」と訂正する。 ５）同９頁８行「されている。」を「されている。また
、トランジスタ２６０ペースは、トランジスタ２２．２
５のベースに接続されている。」と訂正する。 ６）同１０頁８行「接続」１−「構成」と訂正する。 ７）同１０頁１０行および１１行「３５，３６Ｊ會［３
５，バッファ３６」と訂正する。 ８）同１３頁７行および８行「信号入力端子４６」を「
コン／譬レータ３１の反転人力端子」と訂正する。 ９）同１５頁２行「上がり」ｔ−「下がり」と訂正する
。 １０）同１６頁１行ｒｒＬＪＪをｒｒＨＪＪと訂正する
。 １１）　　同１８頁１５行「回数」を「発振周波数」と
訂正する。 １２）同１９頁１５行「４７」を「４４」と訂正する。

Claims (1)

【特許請求の範囲】
1. コンデンサを電源電位に充電する第１の定電流回路と、
   上記コンデンサを放電する第２の定電流回路と、上記コ
   ンデンサの充放電による電位の変化に応じてパルス信号
   を出力するヒステリシス回路と、このヒステリシス回路
   から出力されるパルス信号を計数するカウンタと、この
   カウンタの出力信号をデコードするデコーダと、上記パ
   ルス信号によりリセットされかつ上記デコーダの出力で
   セットされて上記カウンタをリセットするクリップ・フ
   ロップ回路と、このクリップ・フロップ回路の出力信号
   に対応する信号と入力信号とのイクスクルシプオア論ｍ
   を実行するイクスクルシプオアゲートと、このイクスク
   ルシプオアゲートの出力と上記パルス信号とＫよシ上記
   コンデンナの電荷を選択的に放電するように上記第２の
   定電流回路音制御する手段とよりなるタイミング信号発
   生回路。