JPS58159363A - 半導体集積回路の入出力保護装置 - Google Patents
半導体集積回路の入出力保護装置Info
- Publication number
- JPS58159363A JPS58159363A JP57042177A JP4217782A JPS58159363A JP S58159363 A JPS58159363 A JP S58159363A JP 57042177 A JP57042177 A JP 57042177A JP 4217782 A JP4217782 A JP 4217782A JP S58159363 A JPS58159363 A JP S58159363A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- drain region
- protecting device
- prescribed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発#4は牛導体集積回路の入出力保賎装盲に関する。
従来、入出力保@*を扛、入力側と出力側にそれぞれ孤
別にその+段を施している為にし1アウトパターンの占
有面積は入力保―襞電のみ、あるいは出力保線装置のみ
よりも当然のことながら大急〈なりていた0又、仁とに
相1IIIA溢M(Jl構造で入出力コモンタ11の回
路執IIにおいては、相補fiMU8@造特Mのラッチ
了Vプ現象の発生防止に努めなけれはならない為にN型
M(JI9@造又は1’fiM08構造による入出力保
線装置に比べj!に。
別にその+段を施している為にし1アウトパターンの占
有面積は入力保―襞電のみ、あるいは出力保線装置のみ
よりも当然のことながら大急〈なりていた0又、仁とに
相1IIIA溢M(Jl構造で入出力コモンタ11の回
路執IIにおいては、相補fiMU8@造特Mのラッチ
了Vプ現象の発生防止に努めなけれはならない為にN型
M(JI9@造又は1’fiM08構造による入出力保
線装置に比べj!に。
し1アウトパターンの占有面積は大きくなっていたO
しかるに、高集積密度化が進んでいる現在において、上
記し友人出力保gii装置を採用し続けることは、非常
に不合場的でかつ有効性に欠けている。
記し友人出力保gii装置を採用し続けることは、非常
に不合場的でかつ有効性に欠けている。
つまり、従来の入出力保線iitmが必費最小限のもの
であり九かどうかはかな9疑門のある所が多い為に1人
力保線及び出力保護に必l!な最小限の機能を満足する
し1了クトバメーン倉見出し採用することによって、従
来の入出力保護パターンを採用してい次時よりも1更に
、高集積密度1ヒを図らなけれt’fならない。
であり九かどうかはかな9疑門のある所が多い為に1人
力保線及び出力保護に必l!な最小限の機能を満足する
し1了クトバメーン倉見出し採用することによって、従
来の入出力保護パターンを採用してい次時よりも1更に
、高集積密度1ヒを図らなけれt’fならない。
本!a明は、従来の人出力保饅耐圧と同等、又はそれ以
上の耐圧管有し、*(従来以上の高集積密度化を実現す
ることYt目的としている。
上の耐圧管有し、*(従来以上の高集積密度化を実現す
ることYt目的としている。
本%IIKよれは、入出力用ポンディングパッドからは
、出力保Ii装筺のみに接続され、入力ゲートは該出力
保w!に装置の出力増と拡散抵抗會介して接続された構
造の入出力保5iii置が得られる。
、出力保Ii装筺のみに接続され、入力ゲートは該出力
保w!に装置の出力増と拡散抵抗會介して接続された構
造の入出力保5iii置が得られる。
本発#4を相補tIiMUS構造における入出力保護装
置を例にとマて、従来の装置と比較しながら図Il]を
用いてa明してい〈0 111図は従来から!l!施されてきた入出力保護装置
のレイアウトパターンを示し、!2図KIIIL1図の
等価回路を示す。mlll図、312図において、入出
力用ボンティングパッドll[、i’ch出力トランジ
スタで所定の拡散層容量會もり友ドレイン領域12と所
定のNJII拡散層抵抗13t−介したNch出力トラ
ンジスタで所定の拡散増容JIIVr4りたドレイン領
域14へとオー建y/iI!続される0次に人力ゲート
への接続は所定のNfJ拡散層抵抗15とN!1!第1
!【含む所定のポリシリコン抵抗16とt介してボンデ
(ングバッド11へと接続されている0尚m1図、1I
LltIAK&vh−r−矢fllO(1人力ゲートへ
いたることt示している。このような従来の構造によれ
ばPch、hch両出カドランジス7Iに対する出力保
I11装置と、入力ブートに対する入力保躾f!櫨とが
それぞれ孤別に形成し、配置をとる牛導体集積回路では
必然的にそのレイアウトパターンの占有伽横が大きくな
ってい危。
置を例にとマて、従来の装置と比較しながら図Il]を
用いてa明してい〈0 111図は従来から!l!施されてきた入出力保護装置
のレイアウトパターンを示し、!2図KIIIL1図の
等価回路を示す。mlll図、312図において、入出
力用ボンティングパッドll[、i’ch出力トランジ
スタで所定の拡散層容量會もり友ドレイン領域12と所
定のNJII拡散層抵抗13t−介したNch出力トラ
ンジスタで所定の拡散増容JIIVr4りたドレイン領
域14へとオー建y/iI!続される0次に人力ゲート
への接続は所定のNfJ拡散層抵抗15とN!1!第1
!【含む所定のポリシリコン抵抗16とt介してボンデ
(ングバッド11へと接続されている0尚m1図、1I
LltIAK&vh−r−矢fllO(1人力ゲートへ
いたることt示している。このような従来の構造によれ
ばPch、hch両出カドランジス7Iに対する出力保
I11装置と、入力ブートに対する入力保躾f!櫨とが
それぞれ孤別に形成し、配置をとる牛導体集積回路では
必然的にそのレイアウトパターンの占有伽横が大きくな
ってい危。
本発明では、入力保si装置を出力保1IIft置の一
部に共存させることによりて、従来の入出力保1耐圧を
推持した上でレイアウトパターンの占有面積を小さくし
たことt特徴としている。
部に共存させることによりて、従来の入出力保1耐圧を
推持した上でレイアウトパターンの占有面積を小さくし
たことt特徴としている。
83図は本楯#4による入出力保護装置のレイアウトパ
ターンで、属4wJはIN3図の等価回路を示す。
ターンで、属4wJはIN3図の等価回路を示す。
尚、m3図、514図で矢印100は入力ゲートへいた
ることを示している。5113図、属4図において、入
出力用ボンティングパッド21Fi、Pch出力トラン
ジスタで所定の拡散層容量を持りたドレイン領域22と
所定のNjll拡散抵抗23t−介したNch出力トラ
ンジスタで所定の拡散増容tt待ったドレイン領域24
へとオーζvl@絖される。
ることを示している。5113図、属4図において、入
出力用ボンティングパッド21Fi、Pch出力トラン
ジスタで所定の拡散層容量を持りたドレイン領域22と
所定のNjll拡散抵抗23t−介したNch出力トラ
ンジスタで所定の拡散増容tt待ったドレイン領域24
へとオーζvl@絖される。
次に人力ゲートへの接続は前記Nch出力トランジスタ
のドレイン領域24からjI!#Ch製拡散抵抗25を
介して接続されている。このように出力保論用に設けら
れている所定の拡散mstを持9たドレイン領域の−S
t入力入力保検目も同時に担わせることによp、出力保
鏝装置と入力保麺装置とtかなりの範囲で共有させたこ
とによりレイアウトパターンは従来のそれに比べて約3
096小さくすることが可能となりた0尚0本発#!A
に相補星hL)8構造以外の構造においても効果は得ら
れるものである◎
のドレイン領域24からjI!#Ch製拡散抵抗25を
介して接続されている。このように出力保論用に設けら
れている所定の拡散mstを持9たドレイン領域の−S
t入力入力保検目も同時に担わせることによp、出力保
鏝装置と入力保麺装置とtかなりの範囲で共有させたこ
とによりレイアウトパターンは従来のそれに比べて約3
096小さくすることが可能となりた0尚0本発#!A
に相補星hL)8構造以外の構造においても効果は得ら
れるものである◎
謳1図は、従来の入出力保護装置を用いたし1アウトパ
タ一ン図で、謳2図は、111図の等価−略図である。 183図は、本発明の夾施例による入出力保si!電を
用いたレイアウトパターン図で、5114図は%@3図
の等価回略図である。 纂1@1.畠2図、纂3図、畠4図において、11゜・
21・・・入出力用ボンティングパッド、12.22・
・・Pch出力トランジスタのドレイン領域、13゜2
3・・NJII拡歓抵抗、14.24・・・Nch出力
トランジスタのドレイン領域、15.25・・・N急拡
散抵抗、16・・・Na1l不純@を含むボIノシリコ
ン抵抗、100・・1人力ゲートへ」に接続されること
t示す矢印である。 拵1図 第3図
タ一ン図で、謳2図は、111図の等価−略図である。 183図は、本発明の夾施例による入出力保si!電を
用いたレイアウトパターン図で、5114図は%@3図
の等価回略図である。 纂1@1.畠2図、纂3図、畠4図において、11゜・
21・・・入出力用ボンティングパッド、12.22・
・・Pch出力トランジスタのドレイン領域、13゜2
3・・NJII拡歓抵抗、14.24・・・Nch出力
トランジスタのドレイン領域、15.25・・・N急拡
散抵抗、16・・・Na1l不純@を含むボIノシリコ
ン抵抗、100・・1人力ゲートへ」に接続されること
t示す矢印である。 拵1図 第3図
Claims (1)
- 出力保S装置itt徊成する抵抗素子と容量素子の少な
くとも一部が入力保@atを兼ね備えたことを特徴とす
る牛導体集St回路の入出力保鰻懐筺0
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042177A JPS58159363A (ja) | 1982-03-17 | 1982-03-17 | 半導体集積回路の入出力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042177A JPS58159363A (ja) | 1982-03-17 | 1982-03-17 | 半導体集積回路の入出力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159363A true JPS58159363A (ja) | 1983-09-21 |
| JPH0312472B2 JPH0312472B2 (ja) | 1991-02-20 |
Family
ID=12628698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57042177A Granted JPS58159363A (ja) | 1982-03-17 | 1982-03-17 | 半導体集積回路の入出力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159363A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176146A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | 半導体集積回路装置 |
| JPS61168650U (ja) * | 1985-04-10 | 1986-10-20 | ||
| JPS63114409A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | フリツプフロツプ回路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132685A (en) * | 1976-04-28 | 1977-11-07 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS539484A (en) * | 1976-07-14 | 1978-01-27 | Nec Corp | Integrated circuit device |
| JPS53116262A (en) * | 1977-03-22 | 1978-10-11 | Sumitomo Light Metal Ind | Two stage disk for metal extrusion and metal extruding method |
| JPS5526683A (en) * | 1978-08-16 | 1980-02-26 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JPS574151A (en) * | 1980-06-11 | 1982-01-09 | Hitachi Ltd | Mos integrated circuit device |
| JPS5763861A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Semiconductor device |
-
1982
- 1982-03-17 JP JP57042177A patent/JPS58159363A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132685A (en) * | 1976-04-28 | 1977-11-07 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS539484A (en) * | 1976-07-14 | 1978-01-27 | Nec Corp | Integrated circuit device |
| JPS53116262A (en) * | 1977-03-22 | 1978-10-11 | Sumitomo Light Metal Ind | Two stage disk for metal extrusion and metal extruding method |
| JPS5526683A (en) * | 1978-08-16 | 1980-02-26 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JPS574151A (en) * | 1980-06-11 | 1982-01-09 | Hitachi Ltd | Mos integrated circuit device |
| JPS5763861A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176146A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | 半導体集積回路装置 |
| JPS61168650U (ja) * | 1985-04-10 | 1986-10-20 | ||
| JPS63114409A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | フリツプフロツプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312472B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007787A (ko) | 반도체 집적회로 장치 | |
| HK1002526A1 (en) | Integrated circuit with gate conductor defined resistor | |
| KR890008845A (ko) | 퓨즈 멜팅(fuse melting)장치 | |
| DE3169127D1 (en) | Input circuit for an integrated monolithic semiconductor memory using field effect transistors | |
| JPS59231847A (ja) | 半導体集積回路装置 | |
| KR920702552A (ko) | 반도체 집적회로 장치 | |
| JPS6012742A (ja) | 半導体装置 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JP2997479B2 (ja) | ゲートアレイ | |
| JPH0312472B2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS64764A (en) | Semiconductor device | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPS59218764A (ja) | 半導体集積回路装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| KR950010285B1 (ko) | 이층금속 단일 마스크 게이트 어레이 | |
| JPS6345007Y2 (ja) | ||
| JPS58200579A (ja) | 半導体装置 | |
| JPH0258274A (ja) | 半導体装置 | |
| JPS594121A (ja) | 半導体装置 | |
| JPS5343486A (en) | Integrated circuit semiconductor device | |
| JPS6333844A (ja) | マスタスライスlsi | |
| JPS60115253A (ja) | 半導体集積回路装置 | |
| JPS5877252A (ja) | 入力保護回路装置 | |
| JPH01243586A (ja) | 半導体装置 |