JPS58166757A - 抵抗の形成方法 - Google Patents
抵抗の形成方法Info
- Publication number
- JPS58166757A JPS58166757A JP57050740A JP5074082A JPS58166757A JP S58166757 A JPS58166757 A JP S58166757A JP 57050740 A JP57050740 A JP 57050740A JP 5074082 A JP5074082 A JP 5074082A JP S58166757 A JPS58166757 A JP S58166757A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- regions
- region
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１０発明０技衝分野
本発明は半導体基板に比抵抗の異なる抵抗領域から成る
抵抗を形成する際にそれら抵抗領域の配置及びその構造
を教養し比抵抗の形成方法に関する。
抵抗を形成する際にそれら抵抗領域の配置及びその構造
を教養し比抵抗の形成方法に関する。
（２）０発明の背景
従来、半導体基板に抵抗を形成する場合、抵抗の作シ易
さ、調整の容易性、抵抗の長さを所定長内に納めうろこ
と勢から比抵抗の異なる２種類又はそれ以上の抵抗領域
を組み合わせて所望の抵抗管形成する手段が用いられて
いる。これらの抵抗領域は同−一で形成されているが、
その抵抗領域の形成にマスクを用いていることから、そ
の位置合わせが必ずしも一致せず、抵抗値にバラツキが
生ずるのを避けることが出来ないという実情にある。
さ、調整の容易性、抵抗の長さを所定長内に納めうろこ
と勢から比抵抗の異なる２種類又はそれ以上の抵抗領域
を組み合わせて所望の抵抗管形成する手段が用いられて
いる。これらの抵抗領域は同−一で形成されているが、
その抵抗領域の形成にマスクを用いていることから、そ
の位置合わせが必ずしも一致せず、抵抗値にバラツキが
生ずるのを避けることが出来ないという実情にある。
（３）、従来技術と間聰点
即ち、従来の抵ｖｃ形成法では、比抵抗の相違の有無に
拘らず、夫々の抵抗領域は同一幅に形成されている一方
、抵抗用マスクの位置合わせに十分な整合をとシ得ない
のが現状であるから、上述抵抗領域は第１ＩＩＫ示すよ
うに位置ずれして形成される。第１１１において、ａｉ
ｂは第１のＣ形不純物拡散領斌、Ｃは第２のｒ形不純物
鉱散領域であや、ノＷはずれ量を表わす。ｄ。
拘らず、夫々の抵抗領域は同一幅に形成されている一方
、抵抗用マスクの位置合わせに十分な整合をとシ得ない
のが現状であるから、上述抵抗領域は第１ＩＩＫ示すよ
うに位置ずれして形成される。第１１１において、ａｉ
ｂは第１のＣ形不純物拡散領斌、Ｃは第２のｒ形不純物
鉱散領域であや、ノＷはずれ量を表わす。ｄ。
・はコンタクト廖である。第２図は第１図Ｏ１−Ｎ線矢
視断面図であシ、同一部分には同一の参照文字を付しで
ある。ｆは半導体基板、ｇはＮ形エピタキシャル層、ｈ
は絶縁膜、ｔはアルミニウム電極である。
視断面図であシ、同一部分には同一の参照文字を付しで
ある。ｆは半導体基板、ｇはＮ形エピタキシャル層、ｈ
は絶縁膜、ｔはアルミニウム電極である。
上述のようなマスクの位置合わせずれが生ずすると、形
成された抵抗の抵抗値にバラツキが出てしまうのを避け
ることが出来ない。従って、抵抗の抵抗値ｔｍ度良く設
定出来ないという結果となシ、そのような精度が要求さ
れる部分には、上述Ｏ抵抗形成法の有する優れたＡを活
用し得す、その方法によってはその抵抗を形成し得ない
ことＫなる。
成された抵抗の抵抗値にバラツキが出てしまうのを避け
ることが出来ない。従って、抵抗の抵抗値ｔｍ度良く設
定出来ないという結果となシ、そのような精度が要求さ
れる部分には、上述Ｏ抵抗形成法の有する優れたＡを活
用し得す、その方法によってはその抵抗を形成し得ない
ことＫなる。
（４）０発明の目的
本発明は上述したような従来の抵抗形成法の有する欠点
＃Ｃ鑑みて創案されたもので、その目的はマスクずれが
生じても形成される抵抗の抵抗値にバラツキが生じない
抵抗の形成方法を提供することにある。
＃Ｃ鑑みて創案されたもので、その目的はマスクずれが
生じても形成される抵抗の抵抗値にバラツキが生じない
抵抗の形成方法を提供することにある。
（５）０発明の構成
そして、この目的は一導電形の半導体基板に形成せんと
する抵抗の両端部に反対導電形の第１の抵抗領域とこれ
ら第１の抵抗領域間に介在する反対導電形の第２０抵抗
領域を有する抵抗を形成するに際し、上記第１の抵抗領
域を上記第２の抵抗領域の幅よ）１１Ｉ！広く形成し、
上記第２の抵抗領域を第１の不純物拡散領域よシも比抵
抗が小さく且つ上記第１の不純物拡散領域の両端部に重
なる第２の不純物拡散領域として形成することによって
達成される。
する抵抗の両端部に反対導電形の第１の抵抗領域とこれ
ら第１の抵抗領域間に介在する反対導電形の第２０抵抗
領域を有する抵抗を形成するに際し、上記第１の抵抗領
域を上記第２の抵抗領域の幅よ）１１Ｉ！広く形成し、
上記第２の抵抗領域を第１の不純物拡散領域よシも比抵
抗が小さく且つ上記第１の不純物拡散領域の両端部に重
なる第２の不純物拡散領域として形成することによって
達成される。
（６）１発明の実施例
以下、添付図面を参照しながら、本発明の詳細な説明す
る。
る。
先ず、第３図に示すように半導体基Ｉ［１上ＫＮ形工ピ
タキシヤル層２を形成する。
タキシヤル層２を形成する。
次いで、この基板１ＯＮ形工ピタキシヤル層２に１第４
図に示すように、高比抵抗を有する第１の不純物拡散領
域３．３ｔ−拡散形成するためのマスク４を施し、この
マスクを介して領域３．３を比抵抗の大きい領域化すべ
くＰ情に拡散処理を施す。
図に示すように、高比抵抗を有する第１の不純物拡散領
域３．３ｔ−拡散形成するためのマスク４を施し、この
マスクを介して領域３．３を比抵抗の大きい領域化すべ
くＰ情に拡散処理を施す。
その徒に、マスク４を蝕刻し去シ、その上に第５図に示
すように、マスク５を施す。このマスク５は第７図に示
すように１マスク４の幅よシ予め決められた値だけ狭い
。この値はマスク４．５の位置合わせで生ずるであろう
位首合わせずれ量よ〕大きく選ばれる。このマスクを介
して第５図の点線で囲まれる領域６を上記領域３．３よ
シ比抵抗小さく且つ領域３，３と同一導電形に拡散処理
を施して第２の不純物拡散領域とする。従って、第２の
不純物拡散領域６の両端は第１の不純物拡散領域３．３
の一端と重なシ合っている。これら領［３、６、３ｔ′
ｉ電気的に結合されており、それら比抵抗及び幾何学的
寸法によって決まる抵抗値含有する抵抗７となシうる。
すように、マスク５を施す。このマスク５は第７図に示
すように１マスク４の幅よシ予め決められた値だけ狭い
。この値はマスク４．５の位置合わせで生ずるであろう
位首合わせずれ量よ〕大きく選ばれる。このマスクを介
して第５図の点線で囲まれる領域６を上記領域３．３よ
シ比抵抗小さく且つ領域３，３と同一導電形に拡散処理
を施して第２の不純物拡散領域とする。従って、第２の
不純物拡散領域６の両端は第１の不純物拡散領域３．３
の一端と重なシ合っている。これら領［３、６、３ｔ′
ｉ電気的に結合されており、それら比抵抗及び幾何学的
寸法によって決まる抵抗値含有する抵抗７となシうる。
この処理の終了後、マスク５を蝕刻し去り、第６図に示
すように、高比抵抗の領域３，３のうちの１領域６と重
ならない所望位置にコンタクト窓８を有する電気的絶縁
被膜９が上記領域３．６．３上に被覆され、そのコンタ
クト窓８にアルミニウム電極１０を形成する。このアル
ミニウム電極１０は高比抵抗つｔｎ低抵抗である領域３
．３との間に嵐好なオー２ツタコンタクト管生じさせ得
る。
すように、高比抵抗の領域３，３のうちの１領域６と重
ならない所望位置にコンタクト窓８を有する電気的絶縁
被膜９が上記領域３．６．３上に被覆され、そのコンタ
クト窓８にアルミニウム電極１０を形成する。このアル
ミニウム電極１０は高比抵抗つｔｎ低抵抗である領域３
．３との間に嵐好なオー２ツタコンタクト管生じさせ得
る。
そして、電極９．９間の抵抗７は半導体基板ｌ上に形成
される各種機能回路のうちの所定の回路に接続されてそ
こに組み入れられる。
される各種機能回路のうちの所定の回路に接続されてそ
こに組み入れられる。
この本発明方法で形成される抵抗はその第１の不純物拡
散領域３，３の幅が第２０不純物拡散領域６の幅より広
くされているから、たとえマスクの位置合わせにずれが
生じても１抵抗７の抵抗値にバラツキを生ぜしめてしま
う虞れはなくなる。従って、精度の良い抵抗を形成しう
る。この効果は異なる比抵抗を有する不純物領域から抵
抗を作る場合に得られる利点即ち、作り易さ、−整の容
易性＊１失うことなく得られる。又、領域３．３を低抵
抗に形成しているから、アル（＝ウム電極ｌＯとの間の
電気的接続性が良好になる。
散領域３，３の幅が第２０不純物拡散領域６の幅より広
くされているから、たとえマスクの位置合わせにずれが
生じても１抵抗７の抵抗値にバラツキを生ぜしめてしま
う虞れはなくなる。従って、精度の良い抵抗を形成しう
る。この効果は異なる比抵抗を有する不純物領域から抵
抗を作る場合に得られる利点即ち、作り易さ、−整の容
易性＊１失うことなく得られる。又、領域３．３を低抵
抗に形成しているから、アル（＝ウム電極ｌＯとの間の
電気的接続性が良好になる。
上記実施例で鉱、高比抵抗領域３．３を低比抵抗領域６
より先に形成しているが、逆にしてもよい。
より先に形成しているが、逆にしてもよい。
（７）０発明Ｏ効果
以上費するに、本発明によ多形成される抵抗はその両端
に高比抵抗領域を形成し、これら高比抵抗領域間に高比
抵抗領域の幅よシ！スク位置合わせずれを見込んだ値だ
け狭い幅の低比抵抗領域を形成しているから、抵抗の形
成に際してマスクの位置合わせずれが生じたとしても、
形成されえ抵抗にバラツキを生じさせることはない。こ
の効果は異なる比抵抗を用いて抵抗を作る場合に得られ
る利点を失うことなく享受田来る。又、上記効果と同時
に、電極とのコンタクト柱管向上させ得ている。
に高比抵抗領域を形成し、これら高比抵抗領域間に高比
抵抗領域の幅よシ！スク位置合わせずれを見込んだ値だ
け狭い幅の低比抵抗領域を形成しているから、抵抗の形
成に際してマスクの位置合わせずれが生じたとしても、
形成されえ抵抗にバラツキを生じさせることはない。こ
の効果は異なる比抵抗を用いて抵抗を作る場合に得られ
る利点を失うことなく享受田来る。又、上記効果と同時
に、電極とのコンタクト柱管向上させ得ている。
絡１図及び第２図は従来の方法で形成される抵抗の平面
図及び縦断面図、第３図乃至第６図は本□ 発明の各工程を示す図、第７図は本発明で用いる各マス
クの幾何学的大きさ、従って形成される抵抗の各領斌Ｏ
大きさを図解する図である。 図において、１は半導体基板、３．３は第１の不純物拡
散領域、６は第２の不純物拡散領域である。 特許出願人 富士通株式全社 第１図 第２図 第３図 第４図 第５図
図及び縦断面図、第３図乃至第６図は本□ 発明の各工程を示す図、第７図は本発明で用いる各マス
クの幾何学的大きさ、従って形成される抵抗の各領斌Ｏ
大きさを図解する図である。 図において、１は半導体基板、３．３は第１の不純物拡
散領域、６は第２の不純物拡散領域である。 特許出願人 富士通株式全社 第１図 第２図 第３図 第４図 第５図
Claims (1)
- 一導電形の半導体基板に形成せんとする抵抗の両端ＩＳ
Ｋ反対反対導電箔１の抵抗領域と鉄鉱１の抵抗領域間に
介在する反対導電形の第２の抵抗領域を有する抵抗を形
成するに際し、上記第１の抵抗領域を上記第２の抵抗領
域の幅より幅広く形成し、上記第２の抵抗領域を該第１
の不純物拡散領域よシも比抵抗が小さく且つ上記第１の
不純物拡散領域の両端部に重なる第２の不純物拡散領域
として形成することを特徴とする抵抗の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050740A JPS58166757A (ja) | 1982-03-29 | 1982-03-29 | 抵抗の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050740A JPS58166757A (ja) | 1982-03-29 | 1982-03-29 | 抵抗の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58166757A true JPS58166757A (ja) | 1983-10-01 |
Family
ID=12867231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050740A Pending JPS58166757A (ja) | 1982-03-29 | 1982-03-29 | 抵抗の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166757A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288355A (ja) * | 1985-10-15 | 1987-04-22 | Nec Corp | Ｉｃ用抵抗体 |
| JPS63271965A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 化合物半導体基板の抵抗 |
| US4830976A (en) * | 1984-10-01 | 1989-05-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit resistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148071A (ja) * | 1974-05-20 | 1975-11-27 |
-
1982
- 1982-03-29 JP JP57050740A patent/JPS58166757A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148071A (ja) * | 1974-05-20 | 1975-11-27 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830976A (en) * | 1984-10-01 | 1989-05-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit resistor |
| JPS6288355A (ja) * | 1985-10-15 | 1987-04-22 | Nec Corp | Ｉｃ用抵抗体 |
| JPS63271965A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 化合物半導体基板の抵抗 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1989003121A1 (en) | Ic chips with self-aligned thin film resistors | |
| US3423260A (en) | Method of making a thin film circuit having a resistor-conductor pattern | |
| US3644802A (en) | Ratio-compensated resistors for integrated circuit | |
| US3745094A (en) | Two resist method for printed circuit structure | |
| JPS58166757A (ja) | 抵抗の形成方法 | |
| JPS6356707B2 (ja) | ||
| JP3294401B2 (ja) | 半導体装置 | |
| GB1400394A (en) | Method of producing electric wiring arrangement | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS6010718A (ja) | 半導体装置の製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPH07282962A (ja) | フレキシブルシート状ヒータ、その製造方法およびフォトマスク | |
| KR920010135B1 (ko) | 고저항기 제조 방법 | |
| SU1004485A1 (ru) | Способ изготовлени тонкопленочных резисторов на гибкой подложке | |
| JPH04359559A (ja) | 抵抗素子の形成方法 | |
| JPS6388853A (ja) | 半導体装置の製造方法 | |
| JPS6097660A (ja) | 半導体装置 | |
| KR0168020B1 (ko) | 가변 저항 반도체 소자 및 그 제조방법 | |
| JPS63202955A (ja) | 半導体装置の製造方法 | |
| JPS63141362A (ja) | 半導体装置 | |
| JPH0319302A (ja) | 薄膜抵抗体の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPS62173752A (ja) | 半導体装置 | |
| JPH0565063B2 (ja) | ||
| JPH01205444A (ja) | 半導体装置 |