JPS58196674A - 仮想マシンシステムにおけるアドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野の説明） 本発明は仮想マシンシステムにおけるアドレスｔ！ＩＩ
！７Ｊ式に関し、特に前記７ドレ、ス変換方式の構成に
関する。

（従来技術の説明） 従来から仮想マシンシステムにおいては″、アドレス変
換テーブルを主配憧装置の内部に設け、仮想！シン上の
アドレスを実アドレスに変換していたため、アドレス変
換の速度が低いという欠点があった。

（発明の目的の説明） 本発明の目的は仮想マシン識別子と仮想マシン上の実ア
ドレスの一部分とをアドレス変換・（ソファのキイ部と
し、て１史用し、実７５ドレスの一部分または全部をア
ドレス変換バッファのデータ部として使用して、仮想マ
シン上で実アドレスのキイ部以外の部分をアドレス変換
バッファのアドレスとしてアドレス変換バッファ内容の
読出し、あるいは書込みを実行すると共に１アドレス変
換ノベツフアから読出されたチー−のキイ部がアドレス
情報の対応する部分と一致した場合にはデータ部を実ア
ドレスの一部または全部とし、一致しなかった４合には
アドレス俊侠テーブルからアドレス変換部によって求め
＆／ドレス情報を実アドレスの一部ｔｆｃは全部として
使用することを（−より上記欠点を除去し、仮想マシン
システムにおけるアドレス変換を＾連化する方式を提供
することにある。

（発明の構成と作用の説明） 本発明によるアドレス変換方式は仮想マシンシステ五に
おいて使用され、爽中央処理装置に含ま第１る。本発明
による仮想マシンシステムにおけるアドレス変換方式は
アドレス変換バッファと、アドレス変換部と、アドレス
を換バッファ制御部と。

アドレスレジスタと　比較部と１選択部とを具備して構
成した方式である。

アドレス変換バッファは仮想マシン識別子と仮想マシン
上の実アドレスの一部とをキイ部として使用し、アドレ
ス変換テーブルを格納するものである。アドレス変換テ
ーブルのデータ部は実アドレスの−・部分または全部か
ら成立つ１．よって、アドレス変換部はアドレスｆ％デ
ープルによって仮想マシン上の実アドレスを実マシン上
の実アドレスの−Ｓまたは全部に変換する４のである。

アト　　　　１□ Ｌ・スｔ−ｍバッファ制御部はアドレス変換部によつ−
〔＊めた夾アドレスの一部または全部をアドレス変換バ
ッファのデータ部に書込み、仮想マシン識別子と仮想マ
シン上の実アドレスの一部とをアドレス変換バッファの
キイ部に書込むものである。

アドレスレジスタはキイ部以外であって仮想マシン上の
実アドレスの一部をアドレス情報として使用し、アドレ
ス変換バッファの書込み、読出しを実行するための一時
記憶装置である。比較部はアドレス変換バッファから送
出された読出しデータのキイ部と、アドレスレジスタに
セットされたアドレス情報の対応する部分とが一致する
か否かを検出するものである。比較部によって一致が検
出されたときにハ遡択部にアドレス変換バッファからの
読出シテータを実マシンの実アドレス部の一部を良は全
部として選択し、一致が検出されないときには選択部は
アドレス変換部によって求めたアドレス情報を実マシン
の実アドレスの一部また。

社全部と【２て選択する。

（実施例の説明） 次に本発明ＶＣついて図面を参照して詳細ＫＭ明する、
。

ｓ＠１図は本発明によって仮想マシンシステムにおける
アドレス変換方式を実現−するための−実り例を小す装
置のブロック図である。第１図におい−（アドレス変換
方式を実現する装置はアドレスレジｘ　ｆｉ　ｊ　トｒ
　アドレス変換）（ソファ２と、比較部３と　選択部４
と、アドレス変換部５と、アト°レス変換バッファ制御
部Ｓとから成立つ。仮想マシンシステムに使用される実
中央処理装ｆＪＩＩにおいて、仮想マシン繊別子と仮想
マシン上の実アドレスとがアドレス情報としてアドレス
レジスタ１に与えらｔする。そこで、仮想マシン上の実
アドレスの一部がアドレスレジスタ１から偵号線１０１
を介してアドレス変換バッファ２にアドレスとして与え
られる。このア、ドレスにしたがって、アドレス変Ｓバ
ッファ２の内容が読出される。アドレス変換バッファ２
から読出されたデータのうち仮想マシン識別子、ならび
に仮想マシン上の実アドレスの一部はキイ部となるが、
これらの内からアドレスを換バッファリアドレス情報と
なるもの以件のデータの一部分が信号線１０４に出力さ
れる１、比較部３ではアドレスレジスタ１から信号線１
００を介して送出されるキイ部のデータと、０！号紳１
０４を介してアドレス変換バッファ２から読出されたデ
ータのキイ部とが比較される。比較部３で両データに一
致がとれると信号＃５！１０８の信号の状態が１になる
。そこで、選択部４では化上−１０５をこ読出されてい
るアドレス変換バッファ２の内容のデータ部を選択する
。（ｇ上線１０７″Ｃはこのデータ部は実アドレスの一
部となる　賽アドレスは信号線１０７に送出されたデー
タと、信号１１！！１０２に送出されたデータとから成
立つ。＠角線１０２に送出湯れたデータは、アドレスレ
ジスタ１に与えられたデータのうち変換が不敬な部分で
ある　上のようにして求め九実アドレスを使用してキャ
ッシュメモリまたは主配憶装置をアクセスし、アドレシ
ングする。比較部３で上記両ナータ関の一致が得られな
かった項番にＦｉ変換すべきデータを信号［１１０３を
介してアドレス変換部５へ入力し、アドレス変換し７た
出力を選択部４によって選択し、傷＋；ｍ１０７に出力
する。このとき、アドレス変換バッファ制御部ＩＫよっ
てアドレスレジスタ１の値がアドレス変換されるが、ア
ドレス変換された値が出力されるまで保持すべき信号は
信号［１０９を介してアドレス変換バッファ制御ｓ６か
ら指示される。アドレス変換された値が出力された抜、
信号線１１０を介してアドレス変換バッファ２に約しキ
イ部とデータ部とを書込むための指示がアドレス変換バ
ッファ制御部６から送出される。

（発明の詳細な説明） 本発明には以上説明したように、奥中央処理装雪のアド
レス変換バッファのキイ部として、仮想！シン鋒別子と
仮想マシン上の実アドレスの一部とを設定し、アドレス
変換バッファのアドレス情報として仮想マシン上の実ア
ドレスのキイ部以外のアドレス情報の一部をアドレスレ
ジスタに与え、アドレス変換バッファのキイ部がアドレ
ス情報ス、。。ｔｉｓ＋。１．−１えｈａ−ｙ’−ｐｍ
　　　　’として絞出した実アドレスの一部または全部
をアクセスすべきメモリの笑アドレスの一部また扛全部
として使用するととＫよ）、仮想マシンシステムにおけ
るアドレス変換を＾連化できるという効果がある。

【図面の簡単な説明】

第１図は本発明によって構成した＆１ｌｆｆシンシステ
ムにおけるアドレス変換方式の一実施例を示すブロック
図である。 １・・−アドレスレジスタ ２Φ・・アドレス変換バッファ ３・・・比較部 ４・・・選択部 ５・・・アドレス変換部 ６・曇・アドレス変換バッファ制御部 １００〜１１０・拳・信号線 特許出願人　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　壽

Claims (1)

【特許請求の範囲】
1. 実中央処理装置に含まれ、仮想マシンシステムにおいて
   使用されるアドレス変換方式において、仮想マシン識別
   子と仮想マシン上の実アドレスの一部とをキイ部とし５
   て使用し、実アドレスの一部分ｔたは全部をデータ部と
   して使用したアドレス変換バラノアと、Ｉドレス変換テ
   ーブルによって前記＆想マシン上の実アドレスを実マシ
   ン上の実アドレスの一部または全部に変換するためのア
   ドレス変換部と、前記アドレス変換部によって求めた帥
   記実°ｆドレスの一部または全部を前記アドレス変換バ
   ッファのデータ部に書込み、酌配仮想ｉシン識別子と前
   記仮想マシン上の実アドレスの一部とをアドレス変換バ
   ッファのキイ部に書込むためのアドレス変換バッファ制
   御部と、前記キイ部以外であって前記仮想マシン上の実
   アドレスの一部を゛Ｉドレス情報として使用し、前記ア
   ドレス変換バッファの書込み、続出しを実行するための
   アドレスレジスタと、前記アドレス変換バッファから送
   出された絖出しデータのキイ部と、前記アドレスレジス
   タにセットされた前記アドレス情報ノ釣応−する部分と
   が一致するか否かを検出するための比較部と、前記比較
   部によって前記一致が検−出された時には前記アドレス
   ｆ侯バッファからの読出しデータを前記夾マシンの前記
   実アドレスの一部または全部として選択し、帥記−散が
   検出されないときＫｋ−１前記アドレス肇換部によって
   求めたアドレス情味ヲ前記ｓＪｌ！！シンの前記実アド
   レスの一部またに全部として選択するための辿択部とを
   具備しｌことを特徴とする装置によって構成した仮想マ
   シンシステムに、おけるアドレス変換方式。