JPS5821845A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5821845A JPS5821845A JP56121142A JP12114281A JPS5821845A JP S5821845 A JPS5821845 A JP S5821845A JP 56121142 A JP56121142 A JP 56121142A JP 12114281 A JP12114281 A JP 12114281A JP S5821845 A JPS5821845 A JP S5821845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- semiconductor device
- phosphorus
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、特に多層配線構造におけ
る断縁および短絡が少なくかつ耐湿性に浚Ｅた半導体装
置に関する。
る断縁および短絡が少なくかつ耐湿性に浚Ｅた半導体装
置に関する。
まず第１図（５）乃至第１図（１）に、従来の多層配線
を有し、比較的耐湿性に優ｎ′ｆｔ、半導体装置の代表
例として、ＮチャンネルＳｉゲート開Ｏ８半導体装置の
構造および製造方法を述べ、その問題点を指摘する。
を有し、比較的耐湿性に優ｎ′ｆｔ、半導体装置の代表
例として、ＮチャンネルＳｉゲート開Ｏ８半導体装置の
構造および製造方法を述べ、その問題点を指摘する。
第１図四＝Ｐ型単結晶シリコン基体ｌに選択的に約１μ
ｍのフィールド酸化膜２ａ ｔ ２ｂを形成し、さらに
約１００ＯＡのゲート酸化膜３を形成する。次にゲート
取化膜３．フィールド酸化膜２ａＩ２ｂの表向上に、公
知の気相成長技術と、フォトマツチング仮相により約０
．５μｍの厚さの多結晶シリコンからなるゲート電極４
及び多結晶シリコン配線層５を形成する。次いでゲート
’１ｆ極４に覆わｒしていない表面をエツチング除去し
た領域に、公知の拡散技術、またはイオン注入技術によ
りＮ梨導電性をもつンース、ドレイン領域６．７を形成
し、さらに層間絶縁耐圧を高めるために、ンース・ドレ
イン領域６，７．ゲート電極４、多結晶シリコン配線層
５の表面に例えば熱酸化により、酸化膜８ａ＋８１）＋
８Ｃ＋８ｄ’ｉ形成する。
ｍのフィールド酸化膜２ａ ｔ ２ｂを形成し、さらに
約１００ＯＡのゲート酸化膜３を形成する。次にゲート
取化膜３．フィールド酸化膜２ａＩ２ｂの表向上に、公
知の気相成長技術と、フォトマツチング仮相により約０
．５μｍの厚さの多結晶シリコンからなるゲート電極４
及び多結晶シリコン配線層５を形成する。次いでゲート
’１ｆ極４に覆わｒしていない表面をエツチング除去し
た領域に、公知の拡散技術、またはイオン注入技術によ
りＮ梨導電性をもつンース、ドレイン領域６．７を形成
し、さらに層間絶縁耐圧を高めるために、ンース・ドレ
イン領域６，７．ゲート電極４、多結晶シリコン配線層
５の表面に例えば熱酸化により、酸化膜８ａ＋８１）＋
８Ｃ＋８ｄ’ｉ形成する。
第１図（Ｂ）二次に公知の気相成長法により約１μｍの
高濃度のリンを含んだ酸化シリコン膜（以下。
高濃度のリンを含んだ酸化シリコン膜（以下。
リンガラス膜）９を成長させ５表面をなだらかにするた
めに、例えばｂ”２雰囲気中で熱処理する。
めに、例えばｂ”２雰囲気中で熱処理する。
高限度のリンガラス膜９は、リンの拡散によっても形成
できる。この平坦なリンガラス膜により。
できる。この平坦なリンガラス膜により。
ゲート電極４、多結晶シリコン配線層５の上を交差して
配線さｎるアルミニウム（以下、ＡＩ）配線層の断線を
防ぐことができる。
配線さｎるアルミニウム（以下、ＡＩ）配線層の断線を
防ぐことができる。
第１図（０）二次に公知のフォトエツチング技術により
、高濃度のリンガラス１模９と酸化膜８ａ＋ｇｂν８ｄ
を選択的に除去し、Ｍｌのコレクトホール１０−１ 、
１１−ｉ 、 １２−Ｉ を開孔する。
、高濃度のリンガラス１模９と酸化膜８ａ＋ｇｂν８ｄ
を選択的に除去し、Ｍｌのコレクトホール１０−１ 、
１１−ｉ 、 １２−Ｉ を開孔する。
第１図（Ｄ）：次にＷＪｌのコンタクトホール１〇−Ｉ
、１１−１．１２−１ における高濃度のリンガラス膜
９の段差を緩和するために、再度、熱処理する。次いで
公知の気相成長法により約０４μｍの酸化シリコン膜１
３を成長させる。
、１１−１．１２−１ における高濃度のリンガラス膜
９の段差を緩和するために、再度、熱処理する。次いで
公知の気相成長法により約０４μｍの酸化シリコン膜１
３を成長させる。
第１図（均：次に再度、公知のフォトエツチング技術に
より、第１のコンタクト、ホール１０ Ｉ＋１１
’−＋１２ Ｉと同一の場所に、第２のコンタクトホ
ール１Ｏ−ＩＩ 、 １１−ｎ 、 １２−ＩＩを開孔
する。
より、第１のコンタクト、ホール１０ Ｉ＋１１
’−＋１２ Ｉと同一の場所に、第２のコンタクトホ
ール１Ｏ−ＩＩ 、 １１−ｎ 、 １２−ＩＩを開孔
する。
第１図（Ｉつ二次に約１７ｊｍのＡｌを蒸着し、選択的
に、ＡＩ配線層１４ｙ １５を形成し、ＮチャンネルＳ
ｉ ゲー）ＭＯ８半導体装置を児成する。
に、ＡＩ配線層１４ｙ １５を形成し、ＮチャンネルＳ
ｉ ゲー）ＭＯ８半導体装置を児成する。
以上述べた従来のＮチャンネルＳｉグー） ＭＯ８半導
体装置は５次の述べるような欠点を有していた。まず従
来の半導体装置は、コンタクトホールを同一の場所に２
度開孔するために、その開孔率が悪く５歩留りの低下は
避けらｒしなかった。こｎは、将来の筒集積化設計によ
りコンタクトホールの小さくなった集積回路の製造に、
不向きであることを意味する。また、従来の構造によ１
しば、吸湿性の商い菌濃度のリンガラス膜９の上に気相
成長酸化シリコン膜１３が存在するために、水の浸入を
ある程朋防止することができる。しかし、現実には、累
子のコンタクトホール部では、気相成長酸化シリコン膜
１３は博＜、水の浸入に対しては、一定の時間しか防ぐ
ことができず、結果として、累子の信頼性全低下させて
込た。
体装置は５次の述べるような欠点を有していた。まず従
来の半導体装置は、コンタクトホールを同一の場所に２
度開孔するために、その開孔率が悪く５歩留りの低下は
避けらｒしなかった。こｎは、将来の筒集積化設計によ
りコンタクトホールの小さくなった集積回路の製造に、
不向きであることを意味する。また、従来の構造によ１
しば、吸湿性の商い菌濃度のリンガラス膜９の上に気相
成長酸化シリコン膜１３が存在するために、水の浸入を
ある程朋防止することができる。しかし、現実には、累
子のコンタクトホール部では、気相成長酸化シリコン膜
１３は博＜、水の浸入に対しては、一定の時間しか防ぐ
ことができず、結果として、累子の信頼性全低下させて
込た。
この対策としては吸湿性を低くするために高濃度のリン
ガラス膜９のリン濃度を下けるか、リンガラス膜厚を薄
くして、リンの量を少なくすることが考えらｎるが、そ
うすｎば、平坦な絶縁膜が実現できなくなり、ゲート電
極多結晶シリコン配線層の上を交差して配線さｎるＡ１
配線層の断線を防ぐことが困難となり、解決策とはなら
ず別の問題点を生じる。さらに、従来の高濃舵のリンガ
ラス族９と気相成長酸化シリコン膜１３の２層の層間絶
縁膜を有する構造では、気相成長酸化シリコン族１３の
厚さはコンタクトホール部での段差が大きくならないよ
うに比較的薄い。その為気相成長酸化シリコン膜１３の
欠陥は、層間絶縁耐圧の低下全もたらし、ゲート電極多
結晶シリコン配線層と、その上を交差して配線さｎるＡ
ｌ配線層との短絡を引き起こし、信頼性に問題があった
。
ガラス膜９のリン濃度を下けるか、リンガラス膜厚を薄
くして、リンの量を少なくすることが考えらｎるが、そ
うすｎば、平坦な絶縁膜が実現できなくなり、ゲート電
極多結晶シリコン配線層の上を交差して配線さｎるＡ１
配線層の断線を防ぐことが困難となり、解決策とはなら
ず別の問題点を生じる。さらに、従来の高濃舵のリンガ
ラス族９と気相成長酸化シリコン膜１３の２層の層間絶
縁膜を有する構造では、気相成長酸化シリコン族１３の
厚さはコンタクトホール部での段差が大きくならないよ
うに比較的薄い。その為気相成長酸化シリコン膜１３の
欠陥は、層間絶縁耐圧の低下全もたらし、ゲート電極多
結晶シリコン配線層と、その上を交差して配線さｎるＡ
ｌ配線層との短絡を引き起こし、信頼性に問題があった
。
５−
そこで本発明は、歩留りが高（、＋ｆｊｔ湿性に侵ｎ１
多層配線における断線および短絡の非常に少ない半導体
装置を提供することを目的とする。
多層配線における断線および短絡の非常に少ない半導体
装置を提供することを目的とする。
本発明の特徴は、半導体基板上に選択的に形成さ扛、こ
の基板表面と段差を有する第１の配線層を有し、前記第
１の配線層の（ｌ（１１面部に接して膜厚が、前記第１
の配線層の厚さより漸次減する方向に傾斜した第１の絶
縁膜を有し、前記第１の配線層の上聞の少なくとも一部
および前記第１の絶縁膜の上に、例えば気相成長法によ
り形成さ−ｉ″した第２の絶縁膜を有し、前記第２の絶
縁膜の上に第２の配線層を有する半導体装置にある。そ
して第１の絶縁膜と第２の絶縁膜とはリンを宮む酸化シ
リコン膜かしなり、前記第１の絶縁１漠のリン一度は、
前記第２の絶縁膜のリン濃度よりも高い、ことが好丑し
い。
の基板表面と段差を有する第１の配線層を有し、前記第
１の配線層の（ｌ（１１面部に接して膜厚が、前記第１
の配線層の厚さより漸次減する方向に傾斜した第１の絶
縁膜を有し、前記第１の配線層の上聞の少なくとも一部
および前記第１の絶縁膜の上に、例えば気相成長法によ
り形成さ−ｉ″した第２の絶縁膜を有し、前記第２の絶
縁膜の上に第２の配線層を有する半導体装置にある。そ
して第１の絶縁膜と第２の絶縁膜とはリンを宮む酸化シ
リコン膜かしなり、前記第１の絶縁１漠のリン一度は、
前記第２の絶縁膜のリン濃度よりも高い、ことが好丑し
い。
以下１図Ｆｉｌ］ｋ用いて本発明の実施例の半導体装置
を製造工程に従って説明する。
を製造工程に従って説明する。
第２図Ｑすニー１．す、従来のＮチャンネルＳｉグー）
Ｍ（ＪＳ半導体装置と同様にＰ壓単結晶シリコン６− 基体１０１の上に、約１７ｚｍのフィールド酸化膜１０
２ａ１１０２ｂ＋約５０ＯＡのゲート酸化膜、を順次形
成した後、Ｎ型の不純物が添加さｎた多結晶シリコンか
ら成るゲート′電極１０４及び多結晶シリコン配線層１
０５１ンースドレイン領域１０６ｔ１０７＋を形成する
。さらに熱酸化により酸化膜１０８ａ１１０８ｂ１１０
８ｃ＋ １０８ｄ’（ｉ＝影形成る。
Ｍ（ＪＳ半導体装置と同様にＰ壓単結晶シリコン６− 基体１０１の上に、約１７ｚｍのフィールド酸化膜１０
２ａ１１０２ｂ＋約５０ＯＡのゲート酸化膜、を順次形
成した後、Ｎ型の不純物が添加さｎた多結晶シリコンか
ら成るゲート′電極１０４及び多結晶シリコン配線層１
０５１ンースドレイン領域１０６ｔ１０７＋を形成する
。さらに熱酸化により酸化膜１０８ａ１１０８ｂ１１０
８ｃ＋ １０８ｄ’（ｉ＝影形成る。
第２図（均：次に、約１μｍの例えば１２モル饅のりン
誕度を有する高濃度のリンガラス膜１０９を形成し、熱
処理し、リンガラスに流動性を持たせて、次面をなだら
かにする。スチーム雰囲気中で熱処理した場合には、酸
化膜１０８ａ＋ １０８ｂ＋１０８ｃ、１０８ｄの膜厚
はさらに増加する。高濃朋のリンガラス膜のリン濃度と
しては、流動性が容易に達成できる８〜１５モル係の績
ＩＷが、通常用いら１しる。
誕度を有する高濃度のリンガラス膜１０９を形成し、熱
処理し、リンガラスに流動性を持たせて、次面をなだら
かにする。スチーム雰囲気中で熱処理した場合には、酸
化膜１０８ａ＋ １０８ｂ＋１０８ｃ、１０８ｄの膜厚
はさらに増加する。高濃朋のリンガラス膜のリン濃度と
しては、流動性が容易に達成できる８〜１５モル係の績
ＩＷが、通常用いら１しる。
ＷＪｚ図（（−’ｌ ：次に、全面に所定の厚さの高限
度のリンガラス膜を除去し表面をなだらかに保ったまま
ば化膜１０８ａ＋１０８ｂ＋１０８Ｃ＋１０８ｄの一部
を露出する。この時、高濃耽のリンガラス膜１０９の一
部は、局部的に残り、ゲート電極１０４の側面に１０９
ｂ、１０９ｄが、上面に１０９ｃが残存し、１だ、多結
晶シリコン配線層１０５の側面に１０９ｆ、１０９ｈが
、上面に１０９ｇが残存し。
度のリンガラス膜を除去し表面をなだらかに保ったまま
ば化膜１０８ａ＋１０８ｂ＋１０８Ｃ＋１０８ｄの一部
を露出する。この時、高濃耽のリンガラス膜１０９の一
部は、局部的に残り、ゲート電極１０４の側面に１０９
ｂ、１０９ｄが、上面に１０９ｃが残存し、１だ、多結
晶シリコン配線層１０５の側面に１０９ｆ、１０９ｈが
、上面に１０９ｇが残存し。
また、フィールド薩化膜１０２ｂの側面に１０９ａが、
フィールドｒソ化膜１０２ａの９１面に１０９ｆが残存
する。この全面に所定の厚さの高仏樋度のリンガラス膜
を除去する方法としては１反応性スパッタエツチングの
ような異方性のドライエツチングが１ｒｌＪ御性がよく
、もっばら用いらｆＬる。
フィールドｒソ化膜１０２ａの９１面に１０９ｆが残存
する。この全面に所定の厚さの高仏樋度のリンガラス膜
を除去する方法としては１反応性スパッタエツチングの
ような異方性のドライエツチングが１ｒｌＪ御性がよく
、もっばら用いらｆＬる。
第２図（ＩＪ） ：次に公知の気相成長法により、約０
．８μｍの酸化シリコン膜１１３全成長させる。局部的
に残存する篩饋朋のリンガラス膜１０９ａ＋１０９ｂＩ
１０９ｃ＋ １０９（１＋ １０９ｅ＋ １０９ｆ ＋
１０９１１のために、表面は平坦に保−ｆｃｎる。ば化
シリコン族１１３は、欠陥が少なく緻督性に髪へ吸湿性
が少ない１〜７モル悌の一度のリンを営んだ１′′！χ
化シリコン膜が最適である。
．８μｍの酸化シリコン膜１１３全成長させる。局部的
に残存する篩饋朋のリンガラス膜１０９ａ＋１０９ｂＩ
１０９ｃ＋ １０９（１＋ １０９ｅ＋ １０９ｆ ＋
１０９１１のために、表面は平坦に保−ｆｃｎる。ば化
シリコン族１１３は、欠陥が少なく緻督性に髪へ吸湿性
が少ない１〜７モル悌の一度のリンを営んだ１′′！χ
化シリコン膜が最適である。
第２図（均：次に公知のフォトエツチング技術によりコ
ンタクトホール１．１０，１１１，１１２全開孔する。
ンタクトホール１．１０，１１１，１１２全開孔する。
第２図（１”ｌ ：次に約１μｍのＡｌを蒸着し、選択
的にＡｌ配線層１１４ｔｌ１５’ｅ形成し、Ｎチャンネ
ルＳｉゲートＭ（ＪＳ半導体装置を光成する。
的にＡｌ配線層１１４ｔｌ１５’ｅ形成し、Ｎチャンネ
ルＳｉゲートＭ（ＪＳ半導体装置を光成する。
本発明によ扛ば、吸湿性の高い高濃度のリンガラス膜の
存在はごく局部的に限らしており、仮にコンタクトホー
ルから水が浸入しても、素子の特性を劣化させることは
非常に少ない。また、絶縁膜の平坦さは保−ｆｃ、７’
しており、Ａｌ配線層の断線はない。さらに、気相成長
酸化シリコン朕は、比較的厚くすることが可能で、その
為、層間Ｐ３縁耐圧の向上にを与し、ゲート電極、多結
晶シリコン配線層と、その上を交差して配線さｎるＡｌ
配線層との短＋ｔｌｒ防止できる。
存在はごく局部的に限らしており、仮にコンタクトホー
ルから水が浸入しても、素子の特性を劣化させることは
非常に少ない。また、絶縁膜の平坦さは保−ｆｃ、７’
しており、Ａｌ配線層の断線はない。さらに、気相成長
酸化シリコン朕は、比較的厚くすることが可能で、その
為、層間Ｐ３縁耐圧の向上にを与し、ゲート電極、多結
晶シリコン配線層と、その上を交差して配線さｎるＡｌ
配線層との短＋ｔｌｒ防止できる。
また本発明は、コンタクトホールは一度開孔すγしはよ
く、２度で開孔する場合に比較して、その開孔率は著し
り晶＜、高歩留りの集積回路が実現できる。
く、２度で開孔する場合に比較して、その開孔率は著し
り晶＜、高歩留りの集積回路が実現できる。
以上説明した如く、本発明の構造に従えば従来の半導体
装置に比らべ、信頼性および１歩留りを９− 大きく向上さ・けることができる。
装置に比らべ、信頼性および１歩留りを９− 大きく向上さ・けることができる。
なお本発明は、実施例のようにＮチャンネルＳｉグー）
１ｖｉ （Ｊ Ｓ半導体装置に限定さｆＬることなく
、その他の多層配線を有する半導体装置に適用できるこ
とは言う丑でもない。
１ｖｉ （Ｊ Ｓ半導体装置に限定さｆＬることなく
、その他の多層配線を有する半導体装置に適用できるこ
とは言う丑でもない。
第１図＾乃至第１図（Ｉ”ｌは従来の多層配線構造の半
導体装置の製造方法を工程順に示した断面図。 第２１四乃至第２図（ｉ８）は本発明の実施例の半導体
装置の製造方法を工程順に示した断面図である。 なお、図において、ｌν１０１・・・・・・シリコン基
板、２ａ＋２ｂ＋１０２ａｔ１０２１）””＝フィール
ド酸化膜、３，１０３・・・・・・ゲート酸化膜、４
＋ １０４・・・・・・ゲート電極、５＋１０５・・曲
不純物が６５加さ扛た多結晶シリコン配線層、６１７，
１０６，１０７・・・・・・ソース、ドレイン領域、８
ａ＋８ｂ＋８ｃ＋８ｄν１０８ａ１１０８ｂ１１０８Ｃ
Ｉｌｏ８ｄ・・団・熱酸化膜％ ９＋１０９＋１０９ａ
＋１０９ｂ＋１０９Ｃ＋１０９ｄｔ１０９ｅＴ１０９ｆ
＋１０９ｈ−−高濃度の１０− リンヲ會んだ酸化シリコン膜ｂｌＯ１ν１１−Ｉ・１２
−Ｉ ・・印・第１のコンタクトホール、ｌＯＩ［ｙｌ
１−１１．１２−ＩＩ・旧・・第２のコンタクトホー
ル。 １１０＋１１１ν１１２・・曲コンタクトホール、１３
゜１１３・・・・・・気相成長法で形成さ扛た酸化シリ
コンｊ換、１４＋１５＋１１４＋１１５・・曲アルミニ
ウム配線層、である。 １１−
導体装置の製造方法を工程順に示した断面図。 第２１四乃至第２図（ｉ８）は本発明の実施例の半導体
装置の製造方法を工程順に示した断面図である。 なお、図において、ｌν１０１・・・・・・シリコン基
板、２ａ＋２ｂ＋１０２ａｔ１０２１）””＝フィール
ド酸化膜、３，１０３・・・・・・ゲート酸化膜、４
＋ １０４・・・・・・ゲート電極、５＋１０５・・曲
不純物が６５加さ扛た多結晶シリコン配線層、６１７，
１０６，１０７・・・・・・ソース、ドレイン領域、８
ａ＋８ｂ＋８ｃ＋８ｄν１０８ａ１１０８ｂ１１０８Ｃ
Ｉｌｏ８ｄ・・団・熱酸化膜％ ９＋１０９＋１０９ａ
＋１０９ｂ＋１０９Ｃ＋１０９ｄｔ１０９ｅＴ１０９ｆ
＋１０９ｈ−−高濃度の１０− リンヲ會んだ酸化シリコン膜ｂｌＯ１ν１１−Ｉ・１２
−Ｉ ・・印・第１のコンタクトホール、ｌＯＩ［ｙｌ
１−１１．１２−ＩＩ・旧・・第２のコンタクトホー
ル。 １１０＋１１１ν１１２・・曲コンタクトホール、１３
゜１１３・・・・・・気相成長法で形成さ扛た酸化シリ
コンｊ換、１４＋１５＋１１４＋１１５・・曲アルミニ
ウム配線層、である。 １１−
Claims (2)
- （１） 半導体基板上に選択的に形成さγした第１の
配線層を有し、前記第１の配線ノーの側面部に接して膜
厚が、前記第１の配線層の厚さより斯次減する方向に傾
斜した第１の絶縁膜を有し、前記第１の配線層の上面の
少なくとも一部および前記第１の絶縁膜の上に第２の絶
縁膜を有し、前記第２の絶縁膜の上に第２の配線層を有
することｆＩ：特徴とする半導体装置。 - （２）第１の絶縁膜と第２の絶縁膜とはリンを含む酸化
シリコン膜からなり、前記第１の絶縁膜のリン磯度は前
記第２の絶縁膜のリン＃度よりも高いことを特徴とする
特許請求の範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121142A JPS5821845A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121142A JPS5821845A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821845A true JPS5821845A (ja) | 1983-02-08 |
| JPS6244854B2 JPS6244854B2 (ja) | 1987-09-22 |
Family
ID=14803894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121142A Granted JPS5821845A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821845A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142981A (en) * | 1978-04-27 | 1979-11-07 | Matsushita Electric Ind Co Ltd | Manufacture of insulation gate type semiconductor device |
-
1981
- 1981-07-31 JP JP56121142A patent/JPS5821845A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142981A (en) * | 1978-04-27 | 1979-11-07 | Matsushita Electric Ind Co Ltd | Manufacture of insulation gate type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244854B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638496B2 (ja) | 半導体装置 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| JPH05114734A (ja) | 半導体装置 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH0142147B2 (ja) | ||
| JPS6244854B2 (ja) | ||
| JPS6160588B2 (ja) | ||
| JPS6150385B2 (ja) | ||
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| JP2531688B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS60140757A (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH0618211B2 (ja) | 半導体装置の製造方法 | |
| JPH0298940A (ja) | 半導体装置の製造方法 | |
| JPS6025254A (ja) | 集積回路の製造方法 | |
| JPS6210034B2 (ja) | ||
| JPS6117144B2 (ja) | ||
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH02116137A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0645609A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS5860567A (ja) | 半導体装置の製造方法 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPH01181465A (ja) | 超高速半導体装置の製造方法 |