JPS603044A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

発明の分野 この発明は多レベル制御装置に関りるもの（あり、１！
ｓに、その各々がメモリノ′ドレス指定条ｆ’ｌのみな
しり異なるＹｈ作速磨をもイ）　ｉＪイ）ｊ゛−タブ１
−ルッリと他の処理シスシムとの間の千トツシュメしり
インターフエイスのためのｉＩ＋＋ｌ　１ａＪ１　％置
に関りるそンの（′ある１゜ 先（」技術の説明 ２つの５９なるデータ処理シス−アム、特に族なるバー
フΔ−ンンス）≧！１食のインターノＩ−イスにおいＣ
，数多・くの両立し１ｒ７ないことｌＪンｉ！Ｒｉ１号
する。このＪ、うな両ｓｋｉ　’（、”　０　／（：Ｌ
：い点Ｅ沫、メＬリアクレス時間の差や、それぞれのブ
１」セリ−が作動される異イＩるり目ツク周波数や、異
なる＝：Ｉ７ンドＩｆ’）　ｊＩ’；ヤ）、それぞれの
ブロレツリのメＥリアド１ノス指定能力である。 この発明ｌＪ、バ１１〜スＢ　！ｉ　９００のＪ、う＜
＞　１　ｉたはそれ以上の商業的に人−：ｆ−ｉＵ能な
［ンし・す１）ｌ＼ルデータプロｔノツリを、人込４ｊ
多申処即シスデノ、と−（ンクーフｌイスＪるものに向
（〕られ−（おり、イの：ＬントリレベルデータブＩＮ
　Ｌ？ツリは、［」−ドされないｆｌ−事Ｊ５　Ｊ：び
必君な場合メインデブンスルーヂンを処理する１」的で
補助ブ日」！ツリどして働く。 シスＩムのパーツΔ−マンスク］３Ｊ、びスルー−ノツ
１〜が、したが−ノて、この、Ｊ：　）＜；タスクのメ
インＦ’−タタハ］！Ｉ！　”１ニツ１〜を父替し−（
（ホ」、（長る（−と（Ｊよつ４人きく高めＩうれる。 −での人２＼イｊ多ＩＢシス］ムク１丁１ツタ速度ｌ３
１１−ントリレベルｉ゛−タブ’ｌ＋１：：ツリの速１
徒と（，１相違１）１１するという巾実のため両＼々で
いないということが前１大されな（）ねばｔ

【ら号１、
メインメ七すシスラムに１］−ントリレｌ＼ルシスーノ
ムの含１′ｉ＋の１２０４８　’Ｚ”　Ｌ３’ｐる。、
ｌ、これニＪ、す、ｌｌｌ’ｉ次、−ｔ　′／Ｉ−ＩＪ
　ｌ−ノベルシステムか含むよりも多い（′ツトを含・
Ｌ〕′ヌし、り制御ワードが必鼓とさねイ）。さらＥ８
二、メインメモリシステムはエンｌ−リレベルアータゾ
ｌ：Ｉ　１．？ツリが段目されたｂのの１２８　（ｉ’
ｊて゛（（するの（゛、そのノック（？ス時１７４目よ
Ｉ−ン１〜リレベルグｔ＋　ｌ′ツリのぐれ、Ｊ。 りも大きい。 この発明のシステムインターーノ１イスｌ：ｉ　ｐ：り
多くのＩＩ法でこれらの両立不０１能な点を解決づる。 システムインターフエイスは、１回に多数のｊ゛−タお
よびコードワードを記憶するｌ、：めの１１７ツシ１機
（＾）を提供することによってメ尤り７ノク〔ノス能力
にＪ３け＜）Ｚ−を解決し、そのコード（Ｊメインメモ
リアスｊムから取出され゛、他ｊ）、補助ブＤ　（：？
ツリーはキトツシ：：’、　Ｉｆ３！４ｉ嘗１に現にあ
るｊ゛−夕おＪ、び二」−ドヮートとともＩ（二ｌ１ｉ
ＪＩい（いる。このようなキ１！ツシ７１ｉｕ　４ｉ’
５を、人ぎな、しかし比較的遅いメモリシス−ｉムと、
データノ゛Ｄ　１７ツザとの間のバッファとして用い、
かつ要求された１′−ター■１ノメントがキャッジｌ　
（Ｘｌ　（Ｍにな（ノれば人さなハックアッフ”メモリ
をｊ？クセスリーるというｚことは、Ｐ、ａｎｏｎのｊ
′メリカ合衆国特ｒ１番号第３，２９２．’Ｉ　５２号
および第３．２９２．１　ニー＞３・号に開示される。 このＪ、うな１支術はＩＢＭシスシステム０／ζ３７０
シリースのような故多くの商輩的に人手１すｒｌｌ：　
’、ｉデータ処理システムに用いられている。 さらに、シスｆムインターソｌイスは、通常、次に補助
ノ゛ロセッリにより要求される【゛あろうコードのぞ′
れらヒゲメン１〜または゛ベージ″を予期しかつメイン
メしリレスーｊムから先取りづる。システムｒンターノ
１イスＬｃｔまた、メインメモリシスｊムおよび？ｄｉ
助フ′Ｉ−１セツ１ノのり１」・アクをそれぞれ同期さ
せるのみならず、補助ノ゛１１１？ツリの一］マントを
メモリ制９１１−ノートへ変１灸ＪるＪ、う（Ｊさね−
（いる。 上述の説明から］！１解で゛さり、　Ｊ、う【Ｊ、シス
ｊ　／−＼インターフコ−（スは補助ブＩＩ　ｌ：？ツ
リとメ（ンメしりシステムとの間て（Ｊ４１われる多数
の５”ｊ　４７るイ′１用を制御しな）プればならず、
イれらの１′［用＋、−ｂ　、＜７い（、：二独立に要
求いれかつ１ｊ”Ｊわ１１　、かつ、イれが通（１１ｊ
　（Ｊる補助ブロレツリＪ３よびターインメしリレスＪ
ム（、Ｌ独立の制′Ｏ１１装置を有（ノーζいるの【゛
、シス］ムインターフエイスｔ、Ｌ多しｌ＼ル制制御コ
ニツーにλ４し、抽助ブ［ＩＬ７ツリにより現杓用いら
ｔｒ、−１いるキトツシコメしりの部分へのアク１？ス
を否定りることなく、伸々の独１１の１１９作をルｌ　
１ｌｌｌ　ＪるＪ、うに波求りる。 そこで、この発明の］］的は、補助ゾ１１セツリと、異
なるデータ速度、メモリ容１ｉｉ　（１；　、１、ひ制
御り一１ヘフＡ−マットを右するＪ：り人きイ「多申処
理シスツムどの間の改良されＩＣ−シスｉムインターノ
ｒイスを提供づることである。 この発明の他の目的は、インターフエイスにかかる独’
＋’ｌ　シーて！！ｒ７動された作用を制御ｆＩｌ！ｌ
るため多１ノペル制御ノニッ１〜とのシステムインター
−）〕イスを］ｊ−イ（（するξどであく：ン。 この発明のとさらに他の目的は、インターフ［イスを介
」）で独立し−（要求される作用を同市させる多しヘル
制御−？ニットをＪｊｔ供１することである。 発明の１■歎 Ｉ述の１′１的を辻成りるために、この発明のシス）−
ムインターフ■−イス（ｊ多重処理システムのメインメ
モリシスｊムと補助ブ［Ｉ　Ｑツリとの間にある。 インター−）■イス（，１２つの８Ｉｉ分またｔｉｔジ
ニ１−−ル、す４Ｉ′わ４５、キャラシフ機４％Ｘモジ
コールと、メインメｔリインターノＩイスモジ７−ルと
に分割される。キャッジ−ｔ　＋ｊ賃４ｆ、ｉ上ジコー
ル４；Ｌ、、Ｊ、り遅い周波数の、しかしＪ：り高いり
１］ツク速度でメインメしりからデータおよび二１−ド
ソードを受（）る通常のキトツシュ機能を行ない、かつ
１．Ｊ：り速い周波数の、しかしより緩やかなりロック
速度で補助プロセッサへこれらのワードを供給づる。メ
モリインターフｌイスモジ」−ルは補助プ［１ｔ？ツナ
からの要求に応答し−Ｃメインメモリア／）ｔ・メのた
めの請求を始動さ琺る。両モジュールに１ンイク１−１
−ノ１コクラムｉｆ、ＩＪ御装置の制御の下にあるが、
両↓−ジｒ−ルの４戊能はΦなっζいるので、制御装置
（１、それぞれキＶツシニ１機４１「１モジコールおＪ
、７アメインメーしリインターフェイスのための２つの
制御ｒＦ、＋　４Ｑ　％置から形成される。キャッジ−
ｌ典４ｊｉ制御！：１．！　”ＩＵＮ装置占（，１状態
信号のみな１うず、補助ブロセツリからの−１−ド情報
をも受【〕、かつ−Ｊマントをぞの機？Ｍへｌ（給し、
かつ、上たア１−レスをメインメヒリインターフ］、ｒ
ス制御ｌｌ記憶菰１シＩ′ｌ＼供給し、イれ（，１、ｐ
ハ゛Ｉ次、同１１１ｊの１三１的のため−ＡＩ・ツシ−
１］−１ｊｌ　４１′４制御記憶４々１トＹヘイの現イ
［の状態知ら１！るのみ４１ら７１゛、メインメしりイ
ンターフニーｒスＬシ、：ｌ−−ルヘー」７ンＩ・を１
７＋、給Ｊる。 この発明の１４徴は、補助プ【。］　し］ｔッリーーー
メインメｔリリレデとの間のシスう−ムインターノ■イ
スのためのメイン［１ブ］］グラム制？２１１装置にあ
り、ぞの制御装置は２つの制御記憶装（１９を含み、一
方はキャツシコ機構の機能を制御し、他力はメインメモ
リアクセスの機能を制御し、（の場合第１制御ン憶装置
が、第１の制御記憶装置１９へその現在の状態を知らし
する第２の制御装冒へノアドレスま１ζは−」マントを
！ｊえる。 この発明の一１述および他の利点Ｊ３よび特徴は、添ｆ
・１１シｌ　＋７ｒｉとともにｔｉなう計則な説明から
さらに容易に明らかど’Ｊろう。 実施例の説明 上で示した。ｊ：うに、この発明（よエントリレベルフ
ータプ］二ルッＩすを大きな多重処理シスフームへイン
ターフェイスづることに向【ノられ（Ｊｌす、その二Ｕ
−ン１〜リレヘルブロレッリ（まく〉イ本としてシスワ
ームのバーフＡ−マンスおよびスループツ１〜を高める
ためロードさｈていない（ｌ　二Ｊｒを処哩覆るための
補助ブロセッ１］としてｆｆｌ＋　＜。この発明ｔ、ｌ
　２−レベルマイク［１制御装置の制御のドでオーバラ
ップした態様て作動１するメインメモリインターフェイ
ス機４７、ｉと、キャッジコメモリｔＥＪｔ　ｌｉ’ｉ
とをＪ！？供りることににつてメｔすｉりＬス１１１８
力、データ速］夷およびり「１ツク周波数にＡり（）る
差を４７２人するシステムインターフＪ、イスにＪ５い
て実施される。 このＪニーうな多小処理シスノームが第１図に示され−
こおり、ＭＯ口他の７メリノｊ合衆国’４：＋　ｉ’ｌ
香）」第３１゜３３１で）、２２６にＭシ明される形式
のｌ）の（！ルｊ；い。 システム＋ａ複数個のメイン処］！Ｉ！　Ｉ−ツ＋−＋
　０　、！・、１、：ｌ：たはそれ１ス上の１１０プロ
セツリ１１と４含み、その各々は複数個のメＦりしジ２
−ルＩ　２　ｆｌ）いずれかと通信することが【゛さる
。、さらに、シスワームは複数俗ｌのンｌＩｉ助ブにＩ
しツリ＋　３を含み、で４′１らはら未゛うど商業的に
人手し７１５する１−ントリレベルブロ」！ツリー（゛
あっ一ζもＪ５り、しかし／ｃ））−ら、Ｊ、り羅いク
ロック周波数おＪ：びより小ざ／ｆメしリノ′トレス能
力をイｊりる。たとλば、この発明の実施例においζ、
ＪニントリレベルまたＣＪ　１ｌｌｉ　Ｉｆｆｌノベル
グ１１セッサは４メガヘルツのり］１ツク速瓜をイＪし
、他方、システムの残りのものは８メガノ＼ルツのクロ
ック速度をｈりる。さらに、補助ノ１１［ノッリ１．Ｌ
メ〔りの１万１ノードしかアドレスすることかできり”
、他方、この発明において（よ、４個のヌインメｔリモ
ジュール１２がデータおＪ：びコードの１１彦２千８０
０万ワードをスＩ・アすることがてきる。しかし４１か
ら、第１図のメインメしりシステムの人さ−さのため、
メしリノ７クセス時間（、Ｌ凸型的に＋、ｔ　ｉ　６０
０　ツノ秒（あり、他ｈ、補助ノｌ−Ｉ　Ｌノツプ１３
は（′Ｊ００ツノ秒のみのメモリアクスフロス時間に対
（ノてｉ、！　；ｌさイ′Ｉ（いる。 この発明のためのすＩＨ！Ｘす的なン市助ゾに１Ｌツリ
ー、４３Ｊ、ひシス）ムインターノ１イスがｉＪ’ｉ　
２図に示され、負′５２図にＪｌいで、補助プ＋−＋　
ｔｙツリーｔａ、　’Ｅ−ジュラ２：１ハスシスムで（
しり、このシス゛ｊム（：１、ＣＢＵＳ　１りおよび〜
Ｉ　モジ１．Ｊ　Ｓ　１６を介しＣζンいに通信するｊ
′−タ処理ｔシ？−ル１４　ａ　、　７／’　Ｄグラム
制御［ジ１−ル１　／ｌ）　、ストフ７ド論即制りＩ）
装置モジ」−ル１　／ｌｃ　ＪりＪ：ひ人力、／出力し
シ２−ル１４．ｄを含む。 （／　１３　Ｕ　Ｓｌ　４）はスＩ−７ｌ−輪即制υ１
１装置１４Ｃから他のづべ（のモジトルへの情報を回報
通信制御りるために用いら４’ｌ、他方、Ｍ　１３１−
）３う１６はデータＪ５よびアドレス情報を補助ブに１
セツリの種々のしシーＩ−ルヘ転送ηるために用いられ
る。Ｄ　Ｉ３　ＵＳは、データ処理しジュール１４ａ内
で局部的に用いられるものとして示されている。 さらに、第２図の補助ブＩ］　ｔｚツリｌｅｔ　１００
　）ノワードのローカルメしりをアクセスづる／、：め
のメしり制す１１モジトルを含む。しかしｔｌから、補
助ノに１廿゛ン（）はＪｌ”　７＋’＋に人きｔ１シズ
ｊムと−インターフエイスづへきてｄりるの１．ごのＪ
、う／、ｆ制御）ム１ｅｌは、Ｃｔ３　Ｕ　Ｓ　１５　
Ｊ５　Ｊ：びＭ　１３１Ｊ　Ｓ　１６　ｔ−二よって？
＋Ｉｔ助ブＩ：Ｉセッリーの残りのものと通信覆るシス
７ノ）インターフェイスユニット１７と、第２図で置換
えられる。 ごの発明のシスミー１＼インターンｌイスのｔｉ某ｆｉ
ｌｊ　’ニットの図面が第３図ｋｌ　）：Ｎ供され（お
り、第３図は、この発明に従って、ギ１７ツシー＋　Ｉ
ｆν４１）１、メｒンメしりインターフェイス１復椙の
（・ト々の１幾能的−１ニツト、ＪｌよびＡ−バラツブ
し／こ態４］；でキを・フシ−２機構およびメインスト
レージインターフｆイス１段横の制９１１をｉ−Ｊ”Ｊ
うための２１ノベルンイク］−１制９１１装閘２０を示
している。データおにびノアドレス（７１第２図のＭＩ
：３ＵＳＩＧを介してキャッジ：ＩメＬす１幾構へ供給
される。メインメモリシスツムにおりる記憶のためのデ
ータは、メインメモリシストムへ伝送覆るため、キャツ
シニ’機侶を介してメインメｔリーインターフＪ−ｒス
機構へ通される。メインメ’［リレステムから受けたデ
ータおよびコードは、ターインメモリインターフ丁−イ
ス１幾村４にＪ：つて９．　ｌ−Ｊられ、かつＭ　ｆ３
　ＬＩ　Ｓ　１６の補助プト１１？ツナへ伝送するため
、４−トツシ１−メモリ機椙へ伝送される。 個々のデータワードはまた、メイシスモリインターフコ
イス抑椙からＭ　ｔ３　Ｕ　Ｓ　１６へ直接伝送される
ことができる。丁Ｉマントが第２図のＣＢＵＳ１５から
マーイク１」制御装置ｉＹ　２０にＪ：つ′Ｃ受けらｔ
して、それぞれの主１フッシュおよびメインメモリイン
ターフ］イス制御記憶装置を駆動してそ１′シらのス４
１心のニしニットをン市止Ｊる。メインメモリインター
フし一イスｍ　４１４はまたメインメモリにおい−Ｃデ
ータをアクしスするためメインメｔり制御ワードを発／
ｉするためＭＢＵＳ１５か？う：１ンンドを受ける。 ゴにｖ、２−二（−」イ弘−見ソ」２へ１キヤツジコン
（モリ機構の−１−Ｉ−る（２貨能は、メモリｊ′クセ
ス時間を、その大きなメインメモリレステＩ＼のための
約１６００ナノ秒から、補助ブロセツリ−の６００ツノ
秒のアクＬス「、Ｉｉ間に減少さけるＪとである。さら
に、キ髪・フシ１］顎椙は、２，２）のクロック時間し
か必要としないａノ率的１．ｒ　ｌ　ｌ−ツシュバージ
（Ｄｌｌｒｇｅ）　１ｍ　＋Ｒを含む、１浦助ブｌ：］
　ｌ：１７・ｙ　（Ｊからキャッジ１機ｉｆ４へのずべ
ての記１０（まヌインメ−しりシステム上へ直接通され
るへ≧■（ゝある３、さＩらに、キｒツシコメ七り機構
はＪ、ｔこ以下にＲｉ　’ＡＩ口”−ＡＩｅ明ηるにう
に、ブ１１グラム“」−ド先取りをｊ”ｌ’　ｌ：　’
５゜再び第３図をオネ照して、キャッジ１機＋７．Ｘの
一１１１ノメントは５２１．′’フット１ノジスタＪ、
たｌ；ｌ　２５６ワード［１ケーシヨンから４するウア
クム）′りｔ？スメｌりであるデータアレイ３１である
１、（二σ）　７　ｌノイｔｉｔ、フ゛に１グラムコー
ドが１２ｔ３ツーＩ〜を占め、ノ゛−タが１２８ワード
を占めるにうに分割される。、データからのプログラム
ニー、＋　−ｌ〜のイ局伍現象に。１、−）（、有効な
プログラムコートを　ｌｉｌ　！ｌること’、；　＜　
’、７’　−夕の選択的−掃を容易に覆るととしに、キ
ャッシュにおいて捕獲され得る、−Ｊ−ドループの−４
さ過ぎからランタ′ムア゛−タフ′り１！スを防ＩＩ−
りる（二とができ、かつまた、以下により訂１１１１に
説明りるＪ：　−’１にブ１−］グラムー１−ド先取り
は描を可能にづる。 １２８ワー１〜グループの各々は、メインメモリシステ
ムｌ＼の１ノペ（の取出しが８ワ一ド動作であるの、を
ｉｌｊ能にりるＪ、うに、１６の８１ノードページへ分
古すされる。 データデ１ノイ３１のアトｌメス指定（ま、要求された
２０にッ１ヘノノＦ１ノスの７個の最下１ｆｌビツト（
４ベージじツ１〜ｄ３Ｊ：び３ワードビット）をデータ
アレイへ通過させることによつ−（−達成される。最上
イーファｌ：’　ｌシスヒットは４トツシ＋、　１ｉｆ
ｊｔｉｌｌ　−１−’−，ツｌ−にＪ。 −〕で光牛され、この二Ｊニット（−１１、要求された
オペ１ノーシ１ンから、ｆ−ター）′１ノイのＪ゛−夕
部分またはフ゛に１グラムニ］−ドをノ７りＩヒスづべ
きかどうかをンノＺ定りる。 第３３図の翻ＷＲｊ−フル２　／ｌ　＋、Ｉ各々１３ピ
ッ１〜の３２ワード「１／ノーシニ」ンとして構成され
る。各１ノー１−’　ｌ二１クーシー】ンはデータデ１
ノイこ３１の８ワードベージにス・１応りる。ブ１ｊグ
ラムー１−ドエントりに対応する１０ワード、およびノ
゛−タ］−ン１〜りに対応する１６ワードがデータデ１
ノイにある。ｉｔ＋　ｘ＜テーブルにお（−）る１　３
　Ｌ二ッ１−１ノー１〜に１、う′−クアレーイ３１の
対応のページに保持さ４′するｉ゛−夕の１３３個の最
上位／７１・１ノスヒッｈ−Ｃ゛ある。ｆｆ１ｌ訳フー
ノルは要求されＩＣ２０ヒッ１〜アトｌ−ｌスの／１ベ
ージｌ−・・ｌ（・によっでｉＪド１ノス指定される。 翻ηｌ　ラーｌルの最上位アドレス（で′ツ１〜（よ制
御二ｌ−ツト２０によ−）て発生される。存１１訳テー
ブル２４の出力（ま、要求されたアト１ノスの１３個の
’Ｆ！Ｉ次ｉ−１゛ツｌ−と比較＋するとき、アト１ノ
スー１ンバ１ノータ２　”／　ＬＬヒツト検出コニッｌ
−２８４，Ｔ信舅て２．Ｉｉらμる。 有効ピッ１〜ア１ノイ２３が用いられ（−、ｆｉｌｉ訳
ラーブう２４のアドレスのイｊ／Ａ〕性Ｊ、たＬ：Ｌ　
ｉｆじいｆ−ン１〜りを示づ５．ぞれｌ；Ｌ、幇１１＜
テーブル２４にｉｌｊ　ＩＪるりぺ（の１ニントりに対
し−Ｃ１ヒッｉ〜を含む２個の、１×４１ノシスクノ７
・イルと１〕Ｃ４７４成されろ。この４％ｉ　ｈ２．　
＋ＪＪ：　−、）　”’Ｃ、キ１１ツシ−＋　＜、ｘ　
３２　ｐこ代わ＝＞　Ｕ　、　／Ｉｆ＋！、＋のクロ・
アクタイムで−（普■されろことか′ｌさる、な「なら
ばキャッジ」を−（ＩＩ）リイ）のに必要なものはイＩ
効ピッＩ・ア１ノイの有効ビット４す１？ツトづること
であるからである。イｊ効ピッ１−１１．ノイ（Ｊ要Ｔ
Ｊ４された２　０Ｌニツトアドレスのページビットによ
ってアト１ノス指定される。デ〜・タフレイ３１おＪ：
び翻−（ｊ−フル２７′Ｉの場合におりるＪ、うに、イ
］効ピッドア１ノイのための最上位ノ′ド１ノスビ・ア
トは制御ユニツ１へ２０によって発生さ４する。 ページ使用ア１ノイ（ｐａｇｅ　ｕｓｅｄ　ａｒｒａｙ
　）　２２ｔＪ、　、　ｌ’ｉｌｌ　ｉＲテープ゛ル２
７Ｉのゾに１クノムニ」−ド部分のりべてのコ［アトす
（、二対窓づる１ＬパツＩ〜を有する。 それ【、１ｊた物理的（Ｊ別な／ＩＸ／ＩＩノシスタノ
７フイルにおいζ実現される１、ページ快用ア１ノーイ
２２はブ［１グう）＼ミニ１−ドルツクアヘツドＪ、た
は先取りアルｆリス゛ムによって用いられる。それ１ｊ
ｉＩ’ｌ　ｆｉｌユニツ１〜２０にＪ、って管理される
。キ鬼・ツシコ機構は、Ｍ　Ｅ３　ＬＪ　Ｓ　−１６か
ら２０１で゛ットノ７ドレスのノ′ドレスレジスタ２５
によって受ｃノることによつ−Ｃ駆動され、イのアドレ
スは同（ＩＮに、翻訳テーブル２４、イ」効ピッ］〜ア
レイ２３、アト１ノス：］ンバレータ２７、ページを用
いたアレイ２２おＪ、びデータアレイ３１へ供給される
。もし、制御１１１コ−ニラｌ−２０もまたＣ　Ｂ　Ｕ
　Ｓ　１５からの取出しコマンドを受（プたならば、Ｉ
ｌｌｌｌ−プル２４の出力（、Ｌ、じｌｌ−検出１ニッ
ト２８によつ−（−１梨求さ４′１］、、−２０ピッ１
〜ｉ′１−レスのうちの１３個の最−にｊｉｔ　Ｌｊ、
’ツＩへと化＋９さ才ｌる。 それらが等しく、ドｉｌｌ　ｉｉＪシラーフルＩントリ
（ＪンＪ　Ｉ・１：戸する有効ヒラ１−が真（あれば、
データアレイご３′１の出力に現存づるデータが、要求
さｔまた〕゛−タＣ”　ｉｌりる。さもなくば、Ｖにさ
れたｆ−タ＄；Ｌ　：４−ｔｒツシＪ機椙には存Ｙ１−
１．！す゛、メインメｔりから要求さＩＩ４「りればな
らない。取出し危求か１０グ々ム＋−ｌ〜のためのもの
４あれば、以下に説、明マ］イ）り１４取りノ１ルゴリ
ズムもまた呼出される。 制御コーニツ１へ２０がＣ［３Ｌ、Ｉ　Ｓ　１　、’ｉ
から記１（！、−，１７シー。受（ブるど、翻訳ラーー
ブル２４か、要求された２０ビツトアドレスのう４５１
３　ｆｌｌＪの最−１位じツ１−と比較され、かつそれ
らが等（ノくかつ１７１　ｉＪ＜ラーブルエントリにお
（プる対応づる有効ヒツｌ−／、１＼真であれば、ヒラ
１〜検出ユニット２７は制百１−１ニツ１−２０に信号
をノｊえてそれがＩ！ｌ込ｉｔ　Ｗ号を１−タノルイへ
発生させるにうにづる。イの−ｆ−タ（１まＩ、ニメイ
ンメＬりへの伝送のためメインメモリインク−ノＪイス
（虚構へも送られる。 先取り））ルニｌリズムは本Ｔ（的には次のとＪ３りで
ある。 −＋　−１〜かン市助ブ１−Ｉし・ツリにＪ、り要求さ
れるとさ、１髪・ツシ−Ｌ（幾１１ルは、要求されたペ
ージがデータグ１ノイ３１　ｉ：イｊ（ｉ−りるかど゛
うかを決ン■′する。 イ）シ要求され！、二ページがデータア１ノーで３１に
あれｔ９艮、要求されたラードは補助プロレツリへ伝送
されイ、　、　９．Ｗ　Ｊ９され人＝ページに１３！ｌ
　ｉＩｕ　”Ｊる（”ａｑｅｔ、Ｉ　ｓｃｄ　１３　ｉ
　ｔがしノン１−されると、動作が柊７′りる。 ９夕求されたページに関連づるｌ−）　ａｇｅ　Ｕ　ｓ
ｅｄ　３　ｆｔがセットされなりれば、先取り動作が開
始される。 制御Ｊニラ１〜は’　Ｎ　Ｅ　Ｘ　Ｔ”　”の８ワード
ベージのアト１．レスをｉＬ　Ｒ−’Ｊる。このアト１
ノスは、”Ｎｌ三ＸＬ′ベージがノｔ−クアレイ３１に
存在するかどうかを決シｒ覆る＝１トツシ：１機４ト１
へ１１１示される。もしそれが存在すれは、要求されｌ
、二ページに関連するｌ）ａｇｅ　ｌづｓｅｄ　１３ｉ
ｔがレストされ、動作が終わる。もしぞれが存在しなり
れば１．１：鵞７ツシユ制御ユニットはメモリインター
ノｒイス制御ユニットに指令して、”　Ｎ　Ｆ　Ｘ　Ｉ
　”ページのためのメインメｔ：り要求を夕（ｉ動させ
る。このとさ、要求され！、二ページに関連のｐ　ａ（
ｌｅ　ｊｌ　ＳＱｄ　ｌ：’、ｌ　！　ｌかＬ７ツトさ
れ、キャッシコ制御−フニツｌ−が１ｊＨ７ひ状態Ｉ＼
）１（み、それによって、補助プロｔ・ツリ裏車をリー
ビスすることができるようにづる。なＡメ、メ［：リー
ｒンターフＪイス制０１１コニツ１〜はヌインメしリレ
スノ、４＼との通信を維持づる。メインメモリインクｌ
＼は”　Ｎ　Ｆ　Ｘ王′″ベージフ゛−夕に応γ）（す
ると２き、メ１リインターフ〕−イス制制御コニツトが
このｊ′−一タを、データグ１ノイ３３１の；内当／、
ａクーシＪンヘ向（Ｊる。 メしワインターノ■イス制御−１ニット（，１、Ｎ［ｘ
　ｒ　”ページに関連のｐ　ａ（ｌｃ　ｊｌ　Ｓ（！ｄ
　１３　ｉ　ｔ　４ｓリセツ１〜し、逅ひ状態に入り、
−でｔ＋、　１．、’よつ（先取り動作を完了リ−る。 もし要求され！、：ページかデークツ７１．ノイ３１　
＋；二（ｒ在しく＞りれば、メインメモリ要求か聞知ハ
れる。 メインメモリインクムが要求されたページを戻りと、デ
ータはデータアレイ３つ１のン巾当／ｆ１」クージョン
へ向（ノられる。同時に、請求されＩｃ　’ノートが補
助Ｖロレリヘ向１ノら第１る。、このとさ、制御ユニッ
トは’　Ｎ　Ｌ−Ｘ　＋　”の８ワードページのアドレ
スをｉｌｌＩｌｌく）。Ｊのツノドレスは、”　Ｎ　「
Ｘ　ｌ　’”ページがデータアレイ３つ１にｉ’？　ｒ
ｆ、’　ｌるかと）かを決定りるキ（７ツシ」践（Ｌｌ
へ（Ｖ示される。ししそれが存（１づれば、要求された
ページ（、二関連づ−るｌ〕ａＱｅｊｊ　Ｓｏｄ　１３
　ｉ　＋かしノッＩ〜され、動作か終了する。もしイれ
が（’ｊ　ｒｆ　Ｌ／な（〕れ（４、ヤ（・ツシコ制御
ユニット−はメモリインターノ■イス制１ｌｌｌ−１−
ツ１−を指令しＣ１’　Ｎ　［−Ｘ　７　”ページのた
めのメインメモり要求を開始さく！＜）。このとさ、要
求されたページ（Ｊ関連のρ旧Ｈｅ　（ＪＳａｄ　１３
目か１．？ツ１〜され、かつ４ヤツシ１制御ユニツ］〜
ｌ；Ｌ　３１び状態へ進み、でれに、Ｊ：つて、？１（
１助プ＋：＋　１２ツリ敗求をり”−ビスゾることか（
゛さる。１、うにする。なＪ３、メ七すインターノ１．
イス制御ユーット・ハメインメ七すシステムとの通信を
？ｆｔ持りる。メインヌ−しりシステムが”　ＮＥ　Ｘ
　＋　”ベージデータに応答すると、メモリインターフ
Ｊイス制９１１ユニツ１へＩ；Ｌア′−タアレイ３１の
適当な１コケーシ・］ンへこのデータを向りる。メ上す
インターフ］イス制徊１１゜ニツｊ一番ユ、”ＮｉＸ＋
”ページど関連のＰ　ａｇｅ　ｊ、Ｉ　５ｅ（１１３ｉ
　ｔをりｌ′ツ＋−し、遊び状態へ入り、それによ−）
−（先１１ンｒ）動作を完了さしる。 凶ゴ２ム土−２１ノーもン、乞、−２土イ。ノ〜Ｊ１．
．ＪＭ、、。 制御ユニツ１〜３０を除く、第３図の１７ｐりの（幾能
」−レ、メントは、この発明のメインメしり−ｒンター
フ丁イス機構を形成する。こ４１らの＋ｉｌ！ｒｉ′ｌ
−＋ど−ｙ　ｉは、メモリバスインター−）Ｉ、ｒス１
ニツｌ−３／Ｉ、メモリインターノＪイスレジスタ３２
、バイパスレジスタ３３７１′３．、ｌ：び制御ワード
介牛器３３′１を含む。 これらのユニツ１へて゛、メインメＬリイシ々−−ノ１
イス１幾構４１補助ブ１−１セツリはメイン多・ｆ処理
システムへインタ−ノｒイスする。９・′Ｊに、ぞ４′
ｉ、　（５ｔｕＭ１図の４個のメインメモリ。１−ツト
１２を、Ｌ、　１ｒｌｉのキャッジコメモリＩ幾横かつ
（〕ｋが・）Ｃン山助７’ｔ１０ツリとインターフＪ・
イスづる。 バスインターノエイスＪＩ−ツ１〜３　／ｌ　１．Ｌ、
第１図の４個のメモリモジ−１−ル′１２の（［ｈのも
の（（ｊ、！し１個だ（プ）に選択的に従うことが（゛
さ゛、かつぞれは同時にそのまうなＪぺてのメ１す１ニ
ジコールへ同報通信づることができる。バスーｆンター
フエイスユニンｈ　３　’ｌど、てれぞれのメモリモジ
トルとの間のハス（よ、基本的には、双Ｉｙ向性の、５
２ヒ゛ット幅のハスて゛ある。さらに、バスインターフ
ェイス〕ニットは、制御伝号を４個のメモリモジ：ｌ−
ルヘ送りかつ４個のメしり１−ジー１−ルから受りるた
め；こ１心答し４＋７るハントシェイクユニツト（図ｉ
＼ｌｉ　＜Ｊ’　）を含む。１５２ピット幅のバスに加
え（、イれそ゛れのメ［りモジ１−−ルへの主制御ライ
ンは、メしり要求ラインへのリクｒ−スタど、メしリデ
ータ（ｉ効うインへのリフ１ニスタと、リクエスタ内定
応答ラインへのメ［す、Ａ３Ｊ、びリクＪ−スタ百定ラ
インへのメしりとを含・む。 制御ツー１−発９器２１１；Ｊ、Ｃ１０１Ｊ　Ｓ　１５
を介して補助）“１コレツリーからのコマンドをＩＩＭ
す、かつイれらをメインメモリー〔ジ：Ｉ−ル制御ワー
ドに変換７る。このユニツ１−ハ、メインメモリシステ
ムをアドレスするのに必要とされる延長されたアト１ノ
スｒｌｌｉ力に対づるものである。ホＩＩ　ｌ＋＋ワー
ドは幅が２５ビツトであり、２つの族なる）Δ−マット
のちのである。一方のフＡ−ンツ１〜（、！取出り、、
　、ｊ−３Ｊ、：ひ記憶のような通常のメしり動作のた
めに用いＩうれるメ［り動作要求であり、４個のｙくな
るフィールドと、用いられない第！５Ｗ’ｔ　ｔｆｆｉ
ｌのフィールドとを含む、１４個のフィールド？ドレス
１ノジスク７５　Ｊ３Ｊ、ひ１７ドｌ／　スハス３　Ｂ
　ヲ介１．／　Ｃ，Ｍ　１３１．Ｊ　Ｓ　１６　カｌ：
３　ｔｌ）　？＋ｌ助ブにルッリにＪ一つ一ζ供給さ１
′覆る２小ピツ１〜ノ′ド１ノスフイールドと、制御ワ
ード光９−器２１　Ｉｌｌ　ＩＩ、−；いて２個のペー
スレジスタ（図示１．す゛）の　ツノから冑られる延長
されＩζアトレスフｒ−ルドと、′１つのデ゛−夕また
ＣＬ　ｚ　−１：ワードがメＬす、１、た（ま８１因の
そのようなデータまたはヨー１−′１ノートか””Ｉｆ
＜　ｉ、ｌ−’１されるべきかどうかを特定りる長さフ
ィールＩ〜ど、メインメモリしジ１−ルの１って行なわ
れくいる動作と一致ザるメインメモリ規定Δべ（〕〜シ
１ン」−ドを含むＡぺ１ノーシ三１ン＝＋−Ｆノ（−ル
ドである。 メインメモ１ｊからの取出しの間に延長された−１・ド
レスフィールドを）ｊえる２つのベースレジメタ（、ｉ
、“チータ環ＩＪさレジスタ″Ｊ３よび゛コード環境デ
ータレジスタ′”であり、これらは、それぞれ、データ
または＝１−ドがメインメしりしジュールの′１つから
受（）らｔ’１．−（いるかどうかに従って用いられる
。最後に、バリアｒか全体の制御ワードのために発生さ
ね、かつバリテイ−フィールドへ挿入される。 他の制傷１ｆノードフＡ−ンツ１へは、１４別なター〔
、り管理動作を要求づるＩ、：めに用いられるメモリ管
理留水制御ワードである。それ（，１幅が５２ビツトで
あり、メモリ動作要求制御ワードに述べられるＪコのと
類似するオペレージ：］］ン：−１−ト′フィールドと
、當に１である長さフィールドと、基本要求の変形を作
り出し補助プＬＩｔ？ツリにＪ、って発生されるパリア
ン］−フィールドとを含み、必要なＡぺ１ノージヨンコ
ードの数を減らす。 キ１ノツシュバイパスレジスタ３３が、メインメモリニ
ジコールからＭＢＵＳ１６への直接の経路を与えるｌこ
めに用いられる。メインメモリモジュールの１つから戻
るデータはキャッシュａ構を更新しにうとじないとさ【
よ、バイパス１ノジスタ３３（、ｉデータを直接補助ブ
［１セツリヘ通リノ、：めに用いられる。メインメｔり
モジ：：ｒ、　−／しから戸二るデータはキｐツジ１（
幾横を更新Ｊるため＋＝予定されかつ補助７　ｏヒッリ
によって要求されるとき、そのデータがバイパスレジス
タ２３３にＪ：つて］ビーされ、同時に、ｌ−１３ＬＩ
　Ｓ　３７を介してｊ”−タアレイ３３１へのメモリイ
ンターフェイスレジスタ：３２ヘイ共給される。 ワードカウンタレジスタ（図承Ｕ４゛〉か３１．ニット
レジスタとして般（〕ｌうれ、これは、１髪・フシ−２
メモリを更新覆る目的で、パワードｉ′ドｌシス″を発
生づるメモリインターフェイス１本構の１１シカ′（゛
ある。要求され／ｊデ゛−夕またはゾロクシノ＼−■−
ドデータアイデムがキャッジ−１−に存γｌしないと？
Ｘ、そのアイ１ムのアドレスが、インターフエイス（戊
椙を介して、メインメモリモジクールの１つに送られる
。しかしながら、らようとそのアイ７ムを背水する代わ
りに、イのｊフイ）ムがある全ページ（８ワード）が要
求される。しかしながら、そのページは、要求されたワ
ードがまずメインメｔりしシフ、−ルから戻るように要
求される。たとえば、所望のワードが任意のε３ワード
ページの第５番目のワードであれば、アークは次のシー
ケンス、η４ｊわら、ワード５．ワード６、ソード７、
ワード０、ワード２．ワード３おＪ：び「ノード４のシ
ーケンス（、選ばれたメモリモジ」−ルから戻る。この
方法によって、所望のワード（よ、平均して、もしペー
ジが常にワードＯから始まって戻されれば生じるであろ
うｂのにりも４り１」ツクタイム速く戻ることができる
。ワードカウンタは要求されたアドレスからワードピッ
ト（最１；位ビット）をとらえる。８ワードベージがタ
ー１．す［ジュールから戻ると、ワードカウンタが増分
され、モジュロ８、゛ワードアドレスピッ１−″を発う
１し、そのためギＶツシュ樵栴が更新されることができ
る。 ２」２！川跋鼠１− 第３図の１ｌｌｌＪ　１）ＩＩユニツ１〜２０が第４図
に示され、かつこのユニットは、ハイアラ−４＝（コ構
成された２つの制ｔｌＩ記１げｒかうなり、第１の制御
記憶装置は上述したキャッシニｚメｔすｌ＞３１横の／
、：めのｆｌｉｌＪ　（１１１信号を供給しかつまた、
上述したターインメしりインターフェイス機構へ制御Ｉ
仏）Ｊを供給りる第２の制御記憶装置へのアドレスを供
給づる。 このＩＩＪ陣機椙は２つのｊ′要な目的（〜段Ｇ１され
た。 １つの考察は、現存づるオペレージ−」ンの変化を許容
するであろうフレキシブルな賎４ｆ）ｉを１１ｔ供り−
ることであり、かつ形作られることかできまＩ、：は置
換されることができるｉｌ＋ｌＪ　１１１記憶装〆ｒを
提供りることにＪ：つて新しいＡペレーションをＣｑ１
′Ｊ７ＩＩＩλることである。他の考察は、通常のキＩ
’ツシー＋１幾構Ａベレーションを妨害しないプログラ
ム−１−ド先取りを可能にヅることである。第２の４寮
は２つの非Ｆｊｊ期式の、同時オペレージ＝］ンを見失
わないＪ−うにするための２個のマイクロノ１１クラム
Ｉｌｌす御装置を必要とゾる。 第４図において、キャッシュメ七り制υ１１装匝は、レ
ジスタカウンタ４４ａおよび４４１Ｊの両方の内容によ
ってアドレスされるルリｔａｌｌ記憶装♂ｔｉ　４０か
らなる。レジスタカウンタ４４ａの内容１．Ｊ、第２１
２４および第３図のＣＢＵＳ１５からマルチプレクリ４
３ａを介して受ｉノられるアドレスを酋む。この初＋１
ｌｌＪアドレスは、要求されたキャッシュ機構Ａべ１ノ
ージヨンを形成するルーブンの第１の状態である。この
第１の状態１よ次の状態のアドレスを知り、マルチブレ
クリ−４，３８へ戻る次の状態フィールドラインに次の
状態アドレスを置く。イれはまた、ンイクロプログラム
カウンタ／１４ａへの入力とし′（次の状態フィールド
を連携りる次の状態マルチプレクリ／１．３ａの制ｔｉ
ｌｌを変化させる。シーケンスが続くに従って、各ルー
チン状態は、そのルーチンの終ｒになるまでその次を指
り。この点で、次の状態マルチプレクリ４３　ａへの制
御は、ＣＢＵ８１５がプログラムノＪウンタ７Ｉ７Ｉａ
への次のアドレスを与えるように変えられる。したがっ
て、第１１図の＄り陣装Ｒ？は次の補助プＬＩレツリ要
求のために利用でき、かつ何の要求もなｔプれば、ＣＢ
ＵＳＧｅｔ適当な信号を副側１装置へ通り。 直線シーケンスに加えて、制御装置４０は、レジスタ４
４ｂを条件づけるため所望の状態ビットを通過させるマ
ルチプレクリ４３　ｂによ−）（受・ｉ′Ｊられる低次
アト１ノスビツトに、につで２つの状態を゛デスト″す
ることができる。これらの状１１ζｌｃ１次のルーチン
状態の同調べられる。状態の傍査を含むことによって、
さらにフレキシノルなンイク１］制御記憶装置が可能と
なる。 キャッジコメモリ制御記ｆｌ装首により一１ストされる
状態は、 Ａペレーシコンを受入れるためメインメ１リインターフ
ェイス制御記憶装置の使用ｉｉＩ　ｆｔｉ：　！旦；プ
ロセッザへまたはプロ」！ツリからのデータ転送のため
のり［ｌツクまた【；Ｌり［Ｊツクリイクルの使用可能
度； 翻訳テーブルバリティエラー： キＶツシ１機構におりる要求されたアドレスの存在； 先にアクレスされた現在アドレスさ１また二Ｉ−ドベー
ジ（上の先取りアルゴリズムを参照）：キャッシュアド
レスミ１１限１ラー；η３Ｊ、ひメインメモリインター
フＪ、イス制御記す＜！　装：Ｆ＜へＩｊえられるハ＞
１１のキＶツシー１メしリリイクル。 制罪記１（ＩＫ　ｆＭ　４１はメインメしリインターフ
エヂス供１１４のための制ｔｌ＋＋　ｆｉｔ′；ｓをＩ
ｊえ、かつ、に　１３　ＵＳの代わりに二１↑・ツシコ
制御ｉｉＬ！　ｔａ　装置１１０から初１ｖ１）’ｌ・
１ノス（Δ−ペレーションー１−Ｆ）を受りるというξ
とを除さ、４′ｔ／ツシー７ｉ１１’ｌ　６１’−１＾
装置４０と１ｉＬ−テｌｙ＞　ル、、８　＋３　ニ、ｆ
’　し＋；Ｌ　２　＋、：ｌ：　代ｈ　ツＴ、３１１１
１の状態るシスト１ＪるＬ：どが（゛ざる。両制ジＩＩ
記憶装置’ｌ　Ｏｉｌ３よび／１．１　ｔ、；ｋ、それ
ぞれ、制ｍｌｆパ号を４：ヤッシー１メしりＰ、ｌｌ　
４ｒ４η３よびメｆンメ七リインターフ１イス観楢へり
える。それらｌ；Ｊ、　；Ｊ：　１、：、データアレイ
３３１、翻ｎＲデーフル２４、アドレスバス３８、＋１
３Ｕｓ３７おＪ：びバスインターフエイスユニツ１−３
　／Ｉのための仲裁論１１１１　／Ｉ　２によって共有
：］ンントを与えろ。制御装ｆｉｒｔ　４０　ｉｌ３　
Ｊ：び４１は非同期的に作動し・かつ仲裁論］！Ｕ　４
．２は制御記憶菰首の−ｈ；また１よ他方１）ｓ　＋ら
の制御信号を受入れるために与えられ−Ｃいるというこ
とを思い出されるべきである。 、メｒンメＥリインターフ］ニー（ス制御記憶装冒に、
Ｉ、っ（検査される条ｆ１は、 ｎ）終のメモリ要求の！、：めに利用で乏きるメインメ
モリの肯定応答： １よりも多いメインメ−しりり、ジＳ−ルのｌ、：めに
受【ノられてい／ｊ肖定応答’（Ａ号（］−ラ〜条ｆｌ
＞；メインメモリへ１ｙ示さねた制φＩＩソー１〜【こ
ｉｌりい（検出され！、：丁ノー： インターノ■イスバリＴイ゛■ラー　：有効なりクエス
タデ〜りへのメしり； 内部の故障を検出したメインメ■リレスヌム二一般目的
のカウンタＡ−バフＩ］−； 合理的なｆｎのｌ１７１間内にメインメ〔りがリフ【ス
トに応答しない（−と；Ｊ３よび 完全なりり−ＬスタＡベレーシ：１ンＩ＼のメしり。 第４図の制御装置において、制９１１〕ｌコーは、ｒ（
■助プト１ｔ？ッーリＣ１３ＬＪ　Ｓ　ｈＸら、メイン
メしりインターフ１イス制御記憶験置４１への１−トツ
シー１１幾（ｊ・１制御記憶装「１４０へのものであり
、名ａ１す１］１１記（１［置はその現在の状態を他の
制御装置へ知らせる。１りなわら、メインメモリインタ
ーソｒイス制御記憶装置は、イれが遊び状態のときヤ％
ｒツシＪ制御記憶装置へ信号を送り、キトツシＪ制御記
憶装億はそねが）１〃ひ（゛ないとさに補助ゾ１−ルツ
サｌ＼知ら已る。このハンドシェイキンク作用に、につ
′Ｃ１駆動１）ている制御記憶装置が、駆動された制御
記憶装ｕが前のＡベレーシ〕ンを完了Ｊる前に他のＡべ
Ｉノー２」ンを出りのを防１１する。 第４図の制ｉｌｌ装置−（は、キ虻・７２１１Ｍ横制御
装置はメインメ１．リインターノＪイスＩｊ３１１４ｓ
からのブＩコグラムー１−ド先取りオペレージ１ンを要
ボづるごとがでさ、かつ、メインインターソエイス制御
記憶装置が使用中−（−、メインメＵりと通信しでいる
とさ、キトツシ、Ｊ−１幾４１１１制御記憶装冒はキャ
ッジ＝＋メ＝１ニリの二１−ドまたはデータのためン１
１１助〕′ロレッ４フ要求を自由にリービス、りる。 １ｉ！ｉ品 それぞれのプに１セッリη３Ｊｊびシステムが、異なる
り［二］ツク速度、メモリアクセスＤｉ？　Ｉｆ！Ｉ　
Ｊ５　Ｊ：びメｔリアトレス能ツノを右覆る多重処理シ
ステムのメインメ［すｔジＬ−ルと、補助）Ｌ１セツザ
との間のシステムインターフｌイスのための２レベル制
御装置を説明した。ごのＪ、う’Ｊ　ｍ’Ｊす１１）４
置（，１、Δ−ハラ・ンフ゛（〕た態林てキトツシｊ（
唄４（ｉ　／、Ｂ史％’Ｊｉ　’ｊｌるの（・］必要と
されるメインメしリーノ７り［！スど（よ独＜’ｔ　Ｌ
、　’１遂↑−Ｉされるへさシステムインターフｌイス
のＪ−、ｔ・ツシコ機４ｎ１ど、補助ブＩＩＩ　ｔｌ？
ツリどの間の通イ「７を４虞している。 この発明の一実施例を開示したが、仲〕７の変形および
修ｉ１Ｅは前掲の特許請求の範囲（（記載の発明の精神
および範囲から逸１１（２りく）ごＪ：、　／、’；　
＜　４’ｉ　＜＼４′１イ）であろうということが当業
石にとつＣ明らかでｄうるう。

【図面の簡単な説明】

第１図はこの発明を用いる多申処即シス７ムの概略図で
ある。 第２図はこの発明の補助ブ１−１トツリ・お、１、ひシ
ステムインターフｌイスへの接続の１ｌｋ（略図−（”
　ｉ１６る。 第３Δ図および第３Ｂ図はこの発明とともに用いられる
システムインターフｌイスの概略図である。 第４図はこの発明の２レベルパノイク目ゾ［１グシムｉ
ｌｉ’ｌ　ｔａｌｌ　’ｔム僅の（欧略図（ある。 図にＪ５いて、１０（。１メイン−ブローごシンク−ｌ
−ツト、１１　）、Ｌ　Ｉ　／　Ｏブ［ｊ廿ツリ、１２
　＋−１メしりｔシｌ−ル、１ご３は補助）ａ　１４　
ｙす、′１７′Ｉａはプータ辺！　１１１１　ｔシー１
−ル、１４　ｂ　４．Ｌブ１１グラム制御しジ１−ル、
ｉ　／ｌ　（：はスｊ〜ア１〜論即制１１ｊｌ装置【ジ
ーｌ−ル、−７７Ｔ、Ｌアト′１ノス−」ンバレータ、
２１３　＋；ｔヒツト検出　ｊＩ＝、ツー・を示り。 り （ Ｑ’ｒ　ｉＱ出願人　バロース・−１−ボ１ノーシ」ン
　［；代　理　人　弁理］−深　兄　久　部 （ＩＬ沫か２名 手続補正書（方式） 昭和５９年５月１０日 特許庁長官殿 １、事件の表示 昭和５９年持Ｗｆ願第６７３１１ 、発明の名称 ＩＩＩ愉ｐ装眩賀 ３、補正をする者 事件との関係　特許出願人 住　所　アメリカ合衆国、ミシガン州、デトロイトバロ
ース・ブレイス　（番地なし） 名　称　バロース・コーポレーション 代表者　ウオルター・ジエイ・ウィリアムス４、代理人 住　所　大阪市北区天神橋２丁目３番９号　八千代箪−
ビル電話　大阪（０６）３５１−６２３９　（代）氏名
弁理士（６４７４）　深見久部１１１：　−・５、補正
指令の日付　１ 自発補正 ６、Ｗ）正の対色 図面仝図 ７、ＭＲ正の内容 濃墨で描いた図面企図を別紙のとおり補充致します。な
お内容についての変更ＩＪ：　ｔｌ”、すＪ′ｔ！ｌυ
。 以」二 手　続　捕　＋ｒ’　７’：　（方式〕１．“Ｉｌ’ｌ
の表示 １１ｊ１和５０イ１１；’＋　：’Ｉ　ｌ１ｌｆｌ第６
７３１９Ｆｊ？１発明の名称 制御装置 ３、補１Ｆを１する占 事イ′１どの関係　！１″１６′（出願人任　所　アメ
リカ白票１」、１、ミシガン州、Ｉ゛１〜１］１〜１］
イｌス・−／１ノイス、（蛋暇イ１し）名　称　バ［１
−ス拳二１−ボレーシー１ン代表占　ウＡルター・シー
「イ・つｒす）７ムス４、代理人 １１　所　大阪市北区犬神１ｉ　２−Ｊ　ｒ−１３番９
弓　八千代第一ビル６、補ｉ［のり・］象 明細書の図面のＤｉｉ中４１説明のＩｌｌ′１７．７山
正の内容 明細−１第３３０員第１６　ｔｊと同第１フイＪとの間
（。 下記の文章を挿入づる。 以１ 記 第３図は第３３Δ図ｉ１ｊ　Ｊ、ひ第３１３図から（７
４成さ１ｚることを示づ図−（ある。 ３０７

Claims (1)

1. 【特許請求の範囲】 （１）ｍｌンンド′二１−ドに応答してオーバラッグし
   ｌ、＝態様て複数個のデＣシタル櫨横を制御するための
   制御装置角で・あって、 各／２が前記ディジクル装置のイれぞれのものへ制９１
   １信弓をちえるＪ、うに結合さ４′また出力を右づる少
   なくとも第１の制御記憶装置おにひ第２の制御記憶装置
   を備え、 前記第１の制御記憶装置トｒはアドレスとして前記コマ
   ンド」−トを受（プるための人力を有し、前記第１の記
   憶制御スｆｆｆｌｊは前記−Ｉンントジ１−ドに応答し
   ′Ｃ−１マントー１−ドをｉＢ給しく前記第２の記憶制
   φ装置をアｊ〜１ノスツる、＄り胛装置。 （２）　前記第２の制御記憶装置は前記第１の記１０ｉ
   ！ｌＩ御賃置へ結合きれ−Ｃ１０ンントコードを受ｔノ
   るため前記第２の制御記憶装置の使用可市電を前記第１
   の制御１１記憶装＠Ｉ＼（ａ弓で知らせる、特許請求の
   範囲第１１ｆ」記載の制御装；ｄ。 （３）　各制御記憶装置には、（のでねｒｔ＋の７トレ
   スを受Ｇ）るためのマルブノ゛レクリ（１１］路が設Ｅ
   ノられ、各制陣記憶装；ど？の出力はぞの、ノルブブＩ
   ノクリ°回路へ接続されて、それぞれの制御記憶装置？
   Ｙの現在の状態に（、′Ｌつ一ζ前記それぞ４’Ｉｌの
   ｊ′ドレス（Ｊ代わってその次の７１”レスを（Ｊξ給
   ηる、特３′１品求の範囲第２項記載の制御記憶装置Ｃ
   ？。 く４）　各制御記憶装ｐ’１．　ｌｘ　ｔ；Ｌ、ブ１１
   グラムカウンタ丁段が設（）られて、前の］−ドアｌ’
   　Ｌノスを増分して、新しいコードアドレスが＋’＋ｉ
   ｉ記−ぞれそれのンルブーブレクリから受【プられない
   限りイ１１ぞ゛れの制御記憶装置をアドレスＪる、特晶
   ′１品求の範囲第３項記載の制９１１装置。 （５）　各々の制御記１０菰γには条１′１１ノジスタ
   が設りられて、イの］−トン′ドレスの一部ノ二【ノ（
   それぞれの制御記憶装だへの伝送のため条（’ｉ　ｆｆ
   号を受番プる、特５′を請求の範囲第１　Ｊｊ＋　；ｒ
   Ｌ！載の制御装置、。 （６ン　両方の制御記憶装置の出力へ結合されて、前記
   制御記憶装置の−ｈ′または他方からａｉ’ｌ　ｆｉｌ
   信５づしＩＩで第、′３のフ７（ジタル４１１横を制η
   １１づる沖裁論即をさらに含む、１シＪ訝ｒ１１′ｌ求
   の範囲第５項記載の制御装置。 （７）　−Ｉｖ′ンＩ−ニニ１−ドに応答しＵ：４−ハ
   ラッゾした態様マ゛Ｎｉ故＋ｌ！、ｌのデｒシタル機４
   ｆ／ｉを制御するためのａ、ＩＪ御装置であって、 各ノイが前記デ、ｒジタル装置ので４′；ぞれのものへ
   制す１１信弓をりえるＪ、）に結合される出力をイ］？
   Ｉる、少なくとら第１の４１制御記１、へ装置ｔ♂Ｊｊ
   　Ｊ：ぴ第２の記１０制御装置を備え、 ６記ＩＱ　ｆｌｉｌＪ　０１１　Ｒ置には条イ′ルジス
   タがｎＱ　４ノら４って、（のアト１ノスの一部としく
   （れそれの制御記１Ｑ８；どＩへ伝送づるため条イ′Ｉ
   信弓を受り、前記第１の制御記憶装置（、ｌイの７７ト
   レスの一部と１．／　’−ｃ前記−１ンンＩ・−＋　−
   Ｉ：’　４梵（Ｊる人力をイ１し、ｌ）ａ記憶１　ノ記
   ４Ｑ　ｙｌｌＪ　ｉｌｌ　ｇ　ｉｉ　ＬＪ　前；ｔｄ　
   −、’ｌ　Ｖ　ンＦ　”　Ｆ　ニ応答しζ前記第２のｆ
   ｌｉｌＪ御Ｉ＋［ｊ憶賃陀を−））トｌシスＪるコマン
   ド−】−ドを１ｊ−給Ｊる、制御ｕｌｌ装閘。 （８）　１ｉＦｉ　記Ｉｓ　２　ノ記ＩＱ　制ｉ１１４
   Ａｉｆ　ｌａ　前記ｍ　１　（ＩＩ）　制御記憶装置の
   前記条件レジスタへ結合されて、コマンド−１−１・を
   受（プるため前記第２　ａ−）　１１Ｌ　ｉｈ１制御装
   置の使用可市川を前記第１の制御３１１３ｉ３　ｉＱ　
   ＋Ｌ置へ信）］で知らせる、１買′Ｆ　請求のイむ門弟
   ７　＋ｉ’ｉ記載の制御装置。 くっ）　各記１０制御２Ｉｌ装置（、＝（３１−、／ル
   チルクリ回路が設りられＬ−ぞのそれぞｌｌ′ｌの７　
   Ｆ’　ｌシスを受（プ、各制御記憶装置の出力（よＩＩ
   ！Ｉ　１ｉ１３　ｖ′ルブゾ１ノクリ回路へ１８続され
   ζ、イれ−それの制御７Ｉ１５１シ憶装置の現白の状態
   に従つ−（前９【（イれそれのノ’ｌ−レスに代わ）−
   ζその次のアト１ノスを供給１１る、特Ｆｌ’　請求の
   範囲第８　’ｎ　ｎｊ２５　（７）制御１１　％　１ｅ
   ｉ−。 （１０）　各制谷１）１；１憶’Ａ　：ｍ１′）こはｆ
   目りラノ＼カウンタ手段が、ｉ！　ｉ−Ｊられζ、新し
   い＝１−トノ′１・１ノスがでれそ′ねの７ルチーブ１
   ノクリから受（Ｊト、４Ｉζいイ〔い限り−ぞれぞれの
   制御１；ピ憶装置６４）′ドＩシス・Ｊるｌ、二め前の
   ＝１−ドア１ヘレスを増分１する、１、゛口’Ｉ　ｎｒ
   ！’　Ｅｌ（の範囲第ｇ　ｒ（４記載の制御装置。