JPS5852832A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5852832A
JPS5852832A JP56150603A JP15060381A JPS5852832A JP S5852832 A JPS5852832 A JP S5852832A JP 56150603 A JP56150603 A JP 56150603A JP 15060381 A JP15060381 A JP 15060381A JP S5852832 A JPS5852832 A JP S5852832A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor
layers
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56150603A
Other languages
English (en)
Inventor
Hajime Sato
佐藤　始
Wahei Kitamura
北村　和平
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56150603A priority Critical patent/JPS5852832A/ja
Publication of JPS5852832A publication Critical patent/JPS5852832A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07341—Controlling the bonding environment, e.g. atmosphere composition or temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関する。
従来、集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）の
如き半導体装置の製造過程において半導体ペレットをリ
ードフレームのベレット取付部（タブ）に取り付ける場
合、まずリードフレームのベレット取付面に金（Ａｕ）
をめっきしておき、この金めつき層上にシリコン（８１
）の半導体ベレットを載せて加熱し、Ａｕ−８ｉ共晶合
金を作ることＫよってペレット付けを行っている。
ところが、この従来方式では、ペレット付けのために金
材料を使用しているので、金価格の高騰によりコストが
相当高価になるという欠点がある。
また、ペレット付けの歩留りをより向上させることも強
く望まれている。
したがって、本発明の目的は、前記従来技術の課題を解
決し、低コストでペレット付けを行うことのできる半導
体装置を提供するととＫある。
この目的を達成するため、本発明による半導体装置は、
ベレットの裏面とリードフレームのベレット取付面とに
ニッケルーりん層を設けることによりペレット付けを行
うものである。
以下、本発明を図面に示す一実施例にしたがって詳細に
説明する。
第１＃Ａは本発明の半導体装置に用いるリードフレーム
と半導体ペレットを分解状態で示す部分断面図、第２図
は本発ＷＡによる半導体装置の−実施例を示す断面図で
ある。
第１図に示すように１本発明の半導体装置に用いられる
リードフレーム１のベレット取付部すなわちタブ２の上
には、ニッケル（Ｎｉ　）一つ／、（Ｐ）層３が蒸着ま
たはめっきＫより形成されている。
一方、シリコン（Ｓｔ）よりなる半導体ベレット４の裏
面には、同じくニッケル（Ｎｉ　）−りん（Ｐ）層５が
蒸着またはめっきにより形成されている。
前記両Ｎ１−Ｐ層３と５との間には、Ｎｉに濡れ易い材
料、たとえば鉛（ｐｂ）−すず（Ｓｎ）−銅（Ｃｕ）の
はんだ材料あるいは銀（Ａｇ）ｉｌよりなる介在金属層
６が介在されている。
第２図は第１図に示す構造を用いてペレット付けするこ
とＫより得られた半導体装置の一実施例を示すものであ
る。すなわち、まずリードフレーム１のタブ２の上面と
、半導体ベレット４の裏面には、それぞれＮ１−Ｐ層３
と５が設けられ、これらの両Ｎ１−Ｐ層３と５との間に
介在金属層６を介在させて加熱しかつ半導体ベレット４
をコレット（図示せず）で吸着保持してスクラブ動作さ
せるととＫより、Ｎ、ガスの如き不活性ガス中で３つの
層３．６．５を融合させてペレット付けを行うものであ
る。本実施例ではフラックスは使用する必要がない。
ペレット付けを終了した後、半導体ベレット４の電極パ
ッドとリードフレームｌのインナーリード部とはワイヤ
７で電気的に接続される。さらＫ、半導体ベレット４．
ワイヤ７１タブ２．インナーリード部等を含むベレット
取付領域はレジン８でモールドすることＫより封止され
る。
本実施例においては、ペレット付けのために高価な金材
料を使用していないので、コストが大幅に低減される上
に、Ｎ１−Ｐ層の使用により確実なペレット付けが行わ
れ、ペレット付けの歩留りが向上する。また、フラック
スを用いないので、フラックス残渣の洗浄除去のための
工数とコストを低減できる。
なお、半導体ベレット４の裏面ＫＮｉ−Ｐ層５を設ける
場合、それらの関にたとえばチタンＣ１）。
チタン−ニッケル、クローム（Ｃｒ）−ニッケル等の金
属層を介在させてもよい。
また、ワイヤ７としてアルミニウム（Ａ１）ワイヤを用
いる場合、リードフレーム１のインナーリード部のワイ
ヤボンディング面にアルミニウム層（図示せず）を蒸着
、めっき等で形成しておくのが好ましい。
さらに、本発明はレジンモールド型パッケージよりなる
半導体装置に限定されるものではなく、セラミック型や
サーディツプ型等のパッケージよりなるものも含まれる
。
以上説明したように１本発明によれば、ペレット付けの
コストを著しく低減することができる。
【図面の簡単な説明】
第１図は本発明に用いるリードフレームと半導体ベレッ
トを分解状態で示す部分断面図、第２図は本発明による
半導体装置の一実施例の断面図である。 １・・・＋７−　トフレーム、２・・・タブ、３・・・
ニッケルーりん（Ｎｉ−Ｐ）層、４・・・半導体ベレッ
ト、５・・・ニッケルーりん（Ｎｉ−Ｐ）層、６・・・
介在金属層、７・・・ワイヤ、８・・・レジン。

Claims (1)

  1. 【特許請求の範囲】 １、ベレットの裏面トリードフレームのベレット取付面
    とにニッケルーりん層を設け、両ニッケルーりん層間に
    介在金属層を介在させてペレット付けしたことをｑ＃黴
    とする半導体装置。 ２、介在金属層として鉛−すず−銅のはんだ材料を介在
    させたことを特徴とする特許請求の範囲第１項記載の半
    導体装置。 ３、ニッケルーりん層を蒸着またはめっきとより形成し
    たことを１！＃徴とする特許請求の範囲第１項記載の半
    導体装置。
JP56150603A 1981-09-25 1981-09-25 半導体装置 Pending JPS5852832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150603A JPS5852832A (ja) 1981-09-25 1981-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150603A JPS5852832A (ja) 1981-09-25 1981-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS5852832A true JPS5852832A (ja) 1983-03-29

Family

ID=15500486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150603A Pending JPS5852832A (ja) 1981-09-25 1981-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS5852832A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235136A (ja) * 1985-04-11 1986-10-20 大石産業株式会社 製袋用シ−トのパ−フオレ−シヨン法
JPS62101425A (ja) * 1985-10-29 1987-05-11 三菱樹脂株式会社 筒状製袋品の製造方法
EP3093882A4 (en) * 2014-01-10 2017-09-27 Furukawa Electric Co. Ltd. Electronic circuit device
WO2019131433A1 (ja) * 2017-12-26 2019-07-04 パナソニックＩｐマネジメント株式会社 金属膜、金属膜を備える電子部品、及び金属膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235136A (ja) * 1985-04-11 1986-10-20 大石産業株式会社 製袋用シ−トのパ−フオレ−シヨン法
JPS62101425A (ja) * 1985-10-29 1987-05-11 三菱樹脂株式会社 筒状製袋品の製造方法
EP3093882A4 (en) * 2014-01-10 2017-09-27 Furukawa Electric Co. Ltd. Electronic circuit device
WO2019131433A1 (ja) * 2017-12-26 2019-07-04 パナソニックＩｐマネジメント株式会社 金属膜、金属膜を備える電子部品、及び金属膜の製造方法

Similar Documents

Publication Publication Date Title
KR100762111B1 (ko) 반도체 장치
JPS5852832A (ja) 半導体装置
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH08139097A (ja) フリップチップ用接続ボール及び半導体チップの接合方法
JP3475558B2 (ja) 半導体チップ接合用ボール及び半導体チップの接合方法
JPS6236394B2 (ja)
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPH028459B2 (ja)
JPS634945B2 (ja)
JPS5854507B2 (ja) リ−ドフレ−ムの製造方法
JPS6035552A (ja) 半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS63168031A (ja) 半導体装置
JPH0732170B2 (ja) 半導体装置
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPS59181040A (ja) 半導体装置の製造方法
JP2507627B2 (ja) 半導体装置
JPH0333068Y2 (ja)
JPH05190727A (ja) 集積回路用リードフレーム
JPH07147292A (ja) 半導体装置の製造方法
JPS62105457A (ja) 半導体装置
JPS62213269A (ja) 半導体用リ−ドフレ−ム
JPS6086840A (ja) 半導体装置の製造方法
JPH04171735A (ja) 半導体装置