JPS5853859A - 集積型薄膜素子の製造方法 - Google Patents
集積型薄膜素子の製造方法Info
- Publication number
- JPS5853859A JPS5853859A JP56152734A JP15273481A JPS5853859A JP S5853859 A JPS5853859 A JP S5853859A JP 56152734 A JP56152734 A JP 56152734A JP 15273481 A JP15273481 A JP 15273481A JP S5853859 A JPS5853859 A JP S5853859A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- type
- integrated thin
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積型薄膜素子に関し、特に能動および受動素
子を基板面上に限らず、半導体薄膜の厚さ方向に重ね合
わせ集積拡張してなる集積型薄膜素子に関するものであ
る。
子を基板面上に限らず、半導体薄膜の厚さ方向に重ね合
わせ集積拡張してなる集積型薄膜素子に関するものであ
る。
従来より周知のように、単結晶Ｓｔ基板上にダイオード
やトランジスタ等を集積し回路の構成が行なわれている
が、従来は高価な単結晶Ｓｔ基板を用い、しかも基板の
ごく表面のみを利用するだけであった。すなわち現在実
用化されている集積回路は基板表面のみを利用する２次
元的な構成である。
やトランジスタ等を集積し回路の構成が行なわれている
が、従来は高価な単結晶Ｓｔ基板を用い、しかも基板の
ごく表面のみを利用するだけであった。すなわち現在実
用化されている集積回路は基板表面のみを利用する２次
元的な構成である。
近年、集積度をさらに上げるため種々の試みがなされて
おり、その１つに回路を立体的に構成する試みがある。
おり、その１つに回路を立体的に構成する試みがある。
これはエピタキシャルさせた単結晶層に穴をあけ金属を
蒸着して下段との接続を構成しようとするものであるが
、その製造方法の困難さ、繁雑さのため未だ実用化され
ていない。
蒸着して下段との接続を構成しようとするものであるが
、その製造方法の困難さ、繁雑さのため未だ実用化され
ていない。
本発明は、製造方法が簡単で、低コスト化が可能な立体
回路構成をもつ集積型薄膜素子を提供することを目的と
するものである。
回路構成をもつ集積型薄膜素子を提供することを目的と
するものである。
以下本発明の原理について説明する。第１図（ａ）〜（
Ｃ）は本発明の原理を示す図であり、薄膜の両面に電極
用金属を設け、この金属を薄膜中に貫通して拡散させる
ことによシ、電極用金属を電気的に接続させる方法を示
した工程図である。ここでは薄膜の材料として８１ Ｈ
４をグロー放電分解した非晶質ケイ素（以下ａ−８ｉと
略記する。）を用すた。
Ｃ）は本発明の原理を示す図であり、薄膜の両面に電極
用金属を設け、この金属を薄膜中に貫通して拡散させる
ことによシ、電極用金属を電気的に接続させる方法を示
した工程図である。ここでは薄膜の材料として８１ Ｈ
４をグロー放電分解した非晶質ケイ素（以下ａ−８ｉと
略記する。）を用すた。
以下具体的に説明すると、まず洗浄されたガラス板１の
一部上にＡｌよりなる電極２を蒸着する（第１図（ａ）
）、次にａ−８ｉ薄膜３をＡｌ電極２から端子がとり
出せるように堆積させる （第４１図（ｂ））ｊ高周波
グロー放電法によって基板温度１８０〜３００″Ｃ１真
空度０．２〜２ Ｔｏｒｒの範囲でａ −８ｉ薄膜３を
堆積させた。ａ−８ｔ薄膜３を堆積することによって予
め蒸着したＡｌ電極２がａ −８ｔ薄膜３中を拡散し、
その表面まで達する。 Ａｌ電極２の膜厚は６−８ｔ
薄膜３と同程度か多少厚めの方が望ましい３次にａ’−
８ｔ薄膜３をＡｌ電極２とではさむようにＡｌよりなる
電極４を蒸着する（第２図（Ｃ））っ Ａｌ電極２の端
子５とＡｌ電極４の端子６、およびＡｌ電極２の端子７
とＡｌ−電極４の端子８間の抵抗を測定したが１０９は
以下という比抵抗が得られた。通常得られるａ −Ｓｉ
Ｏ比抵抗が１０’Ωは程度であることからすると、Ａｌ
電極２の金属拡散により十分に低い比抵抗が得られるこ
とが分かる。厚さ５ｏ０〇八程度へ薄膜とするとその実
抵抗は１０−５Ω以下となり無視できるぐらい小さな抵
抗損で深さ方向の電気的接続が行なえる。
一部上にＡｌよりなる電極２を蒸着する（第１図（ａ）
）、次にａ−８ｉ薄膜３をＡｌ電極２から端子がとり
出せるように堆積させる （第４１図（ｂ））ｊ高周波
グロー放電法によって基板温度１８０〜３００″Ｃ１真
空度０．２〜２ Ｔｏｒｒの範囲でａ −８ｉ薄膜３を
堆積させた。ａ−８ｔ薄膜３を堆積することによって予
め蒸着したＡｌ電極２がａ −８ｔ薄膜３中を拡散し、
その表面まで達する。 Ａｌ電極２の膜厚は６−８ｔ
薄膜３と同程度か多少厚めの方が望ましい３次にａ’−
８ｔ薄膜３をＡｌ電極２とではさむようにＡｌよりなる
電極４を蒸着する（第２図（Ｃ））っ Ａｌ電極２の端
子５とＡｌ電極４の端子６、およびＡｌ電極２の端子７
とＡｌ−電極４の端子８間の抵抗を測定したが１０９は
以下という比抵抗が得られた。通常得られるａ −Ｓｉ
Ｏ比抵抗が１０’Ωは程度であることからすると、Ａｌ
電極２の金属拡散により十分に低い比抵抗が得られるこ
とが分かる。厚さ５ｏ０〇八程度へ薄膜とするとその実
抵抗は１０−５Ω以下となり無視できるぐらい小さな抵
抗損で深さ方向の電気的接続が行なえる。
本原理の説明では拡散させる導電体として心を用いたが
Ａｕ、Ｉｎ、Ｐｄ、Ｐｔ等でも良い、なおＡｌ、の表面
を酸化させると拡散を防止することができる。
Ａｕ、Ｉｎ、Ｐｄ、Ｐｔ等でも良い、なおＡｌ、の表面
を酸化させると拡散を防止することができる。
以下に、第１図（、）〜（Ｃ）に示すような電極の接続
原理を用いた本発明の一実施例による集積型薄膜素子の
製造工程を図面を用いて詳しく説明する。
原理を用いた本発明の一実施例による集積型薄膜素子の
製造工程を図面を用いて詳しく説明する。
第２図は本発明の一実施例における集積型薄膜素子を製
造する工程を示す図である。基板１１上にｉ型ａ −Ｓ
ｉ薄膜１２．ｎ型ａ−８Ｌ薄膜１３を順に堆積させる（
第２図（ａ） ） 、、次にｎ型ａ −５ｉｎ１３を所
定のパターンでエツチングする：、ｎ型ａ−８ｉ薄膜１
３ｉｊＭＯ８ＦＥＴの’／−ス、 ドｖイｙとなるもの
である（第２図（ｂ））。次にＭＯＳＦＥＴ用のゲート
酸化膜１４を堆積し、必要な部分を残してエツチングし
た後、ａ −Ｓｉ薄膜中に拡散し難い金属１６例えばＭ
ｏ 、 ＮｉＣｒ等およびａ −Ｓｉ薄膜中に拡散し易
い金属１６を順に堆積させる（第２図ｆｃ） ） 、金
属１６は例えばＡｌ、 Ｉｎ 、 Ａｕ 、 Ｐｄ 、
Ｐｔ等である。ゲート酸化膜１４の電極等を形成するよ
うに金属１６をエツチングした後、次にａ−８ｉ中に拡
散し易い金属１６を適当なパターンでエツチングする。
造する工程を示す図である。基板１１上にｉ型ａ −Ｓ
ｉ薄膜１２．ｎ型ａ−８Ｌ薄膜１３を順に堆積させる（
第２図（ａ） ） 、、次にｎ型ａ −５ｉｎ１３を所
定のパターンでエツチングする：、ｎ型ａ−８ｉ薄膜１
３ｉｊＭＯ８ＦＥＴの’／−ス、 ドｖイｙとなるもの
である（第２図（ｂ））。次にＭＯＳＦＥＴ用のゲート
酸化膜１４を堆積し、必要な部分を残してエツチングし
た後、ａ −Ｓｉ薄膜中に拡散し難い金属１６例えばＭ
ｏ 、 ＮｉＣｒ等およびａ −Ｓｉ薄膜中に拡散し易
い金属１６を順に堆積させる（第２図ｆｃ） ） 、金
属１６は例えばＡｌ、 Ｉｎ 、 Ａｕ 、 Ｐｄ 、
Ｐｔ等である。ゲート酸化膜１４の電極等を形成するよ
うに金属１６をエツチングした後、次にａ−８ｉ中に拡
散し易い金属１６を適当なパターンでエツチングする。
これが本発明の集積型薄膜素子の立体配線をなすもので
ある（第２図（ｄ））。
ある（第２図（ｄ））。
その上にさらに第２段の活性層であるｉ型ａ −８ｉ薄
膜１７およびオーミック接触用のｎ型ａ −８ｔ薄膜１
８を順に堆積させｎ型ａ−８ｔ薄膜１８のみを、ＭＯＳ
ＦＥＴ用のソースドレイン電極用としてパターン出しす
る（第２図（ｅ））。第２段めａ −８ｉ薄膜１７．１
８を堆積させる際、基板温度は第１段のａ−８ｉ薄膜の
堆積時に比べ低めにしておく方が良いっすなわち第１段
、第２段の活性層を同一温度にすると第１段ａ −Ｓｉ
薄膜中の水素が脱離し、特性が劣化する危険性があるた
めであるっ本実施例では第１段の活性層を３００°Ｃ９
第２段の活性層を２５０’Ｃで堆積させたつ領域１９は
ａ−８ｔ薄膜中に拡散し易い金層１６がａ−８ｉ薄膜中
を拡散した領域であり、これが立体配線となるものであ
る。なお破線で示した領域２ｏは図示した同一断面にな
いことを示している。次に第２図（ｆｌに示したように
、第２段目のＭＯ８ＦＥＴ用ゲート酸化膜２１を堆積し
、パターンエツチングする。その上に電極および配線等
に用いる金属２２を蒸着させ、ソース、ドレイΦン用電
極ゲート電極、および配線等のパターニングを行ない素
子を形成する。
膜１７およびオーミック接触用のｎ型ａ −８ｔ薄膜１
８を順に堆積させｎ型ａ−８ｔ薄膜１８のみを、ＭＯＳ
ＦＥＴ用のソースドレイン電極用としてパターン出しす
る（第２図（ｅ））。第２段めａ −８ｉ薄膜１７．１
８を堆積させる際、基板温度は第１段のａ−８ｉ薄膜の
堆積時に比べ低めにしておく方が良いっすなわち第１段
、第２段の活性層を同一温度にすると第１段ａ −Ｓｉ
薄膜中の水素が脱離し、特性が劣化する危険性があるた
めであるっ本実施例では第１段の活性層を３００°Ｃ９
第２段の活性層を２５０’Ｃで堆積させたつ領域１９は
ａ−８ｔ薄膜中に拡散し易い金層１６がａ−８ｉ薄膜中
を拡散した領域であり、これが立体配線となるものであ
る。なお破線で示した領域２ｏは図示した同一断面にな
いことを示している。次に第２図（ｆｌに示したように
、第２段目のＭＯ８ＦＥＴ用ゲート酸化膜２１を堆積し
、パターンエツチングする。その上に電極および配線等
に用いる金属２２を蒸着させ、ソース、ドレイΦン用電
極ゲート電極、および配線等のパターニングを行ない素
子を形成する。
第３図は本実施例における素子の完成断面図である。こ
れは第４図に示す回路図と等価な回路を構成している。
れは第４図に示す回路図と等価な回路を構成している。
すなわち、第４図はＭＯ８ＦＥＴｓ個１組のメモリ２組
を並べた回路であり、第３図はメモリを２段に重ね占有
面積を約半分にしたものである。第３図および第４図の
示す数字は同一の構成要素を示している。すなわち３１
は第１メモリ、３２は第２メモリ、３３はデータ送信用
線 。
を並べた回路であり、第３図はメモリを２段に重ね占有
面積を約半分にしたものである。第３図および第４図の
示す数字は同一の構成要素を示している。すなわち３１
は第１メモリ、３２は第２メモリ、３３はデータ送信用
線 。
路、３４は第１メモリ３１の読み出し信号送信用線路、
３６は第１メモリ３１の書き込み信号送信用線路、３６
は第２メモリ３２の読み出し信号送信用線路、３７は第
２メモリ３２の書き込み信号送信用線路である。
３６は第１メモリ３１の書き込み信号送信用線路、３６
は第２メモリ３２の読み出し信号送信用線路、３７は第
２メモリ３２の書き込み信号送信用線路である。
第１メモリ３１中の３個のＭＯ８ＦＥＴ４１．４２゜４
３は、それぞれ、データ線３３からのデータを書き込み
線３６の信号によってデータを書き込ませるトランジス
タ、メモリさせるトランジスタ。
３は、それぞれ、データ線３３からのデータを書き込み
線３６の信号によってデータを書き込ませるトランジス
タ、メモリさせるトランジスタ。
読み出し線３４の信号によってデータを読み出すトラン
ジスタである。第２メモリ３２中の３個のＭＯ８ＦＥＴ
４４．４５．４６も第１メモリ３１中のトランジスタ４
１，４２．４３と同一の動作を行なう。時分割された読
み出し、書き込み信号によってデータを処理し、メモリ
素子として動作できる。
ジスタである。第２メモリ３２中の３個のＭＯ８ＦＥＴ
４４．４５．４６も第１メモリ３１中のトランジスタ４
１，４２．４３と同一の動作を行なう。時分割された読
み出し、書き込み信号によってデータを処理し、メモリ
素子として動作できる。
本実施例ではＭＯＳＦＥＴによる回路を示したがＰｉｎ
ダイオード等他の素子を用いた回路作成も実現可能であ
るのは言うまでもない。さらに本実施例では２段重ねの
回路を示したが何段積み重ねても理論的に可能であるの
は明らかである。
ダイオード等他の素子を用いた回路作成も実現可能であ
るのは言うまでもない。さらに本実施例では２段重ねの
回路を示したが何段積み重ねても理論的に可能であるの
は明らかである。
以上述べたように、本発明は、導体薄膜を用い、半導体
薄膜の堆積前に導電体を蒸着し配線用にパターニングし
ておくだけで、薄膜堆積後に立体配線が完成するという
極めて簡単な方法で立体的な集積回路素子が製造でき、
工業的に非常に有意義なものである。
薄膜の堆積前に導電体を蒸着し配線用にパターニングし
ておくだけで、薄膜堆積後に立体配線が完成するという
極めて簡単な方法で立体的な集積回路素子が製造でき、
工業的に非常に有意義なものである。
第１図（ａ）〜（Ｃ）は本発明の詳細な説明するための
電気装置の斜視図、第２図（、）〜（ｆ）は本発明の一
実施例に係る集積型薄膜素子の製造方法を説明するだめ
の冴１１月瞳０要部断面図、第３図は、第２図（ａ）〜
（ｆ）に示す方法により製造された本発明の一実例にお
ける集積型薄膜素子の要部断面図、第４図は、第３図に
示す集積型薄膜素子の等価回路図である。 １．１１・・壷・ｌ基板、２・・・・・・電極、３・・
・・・・半導体薄膜、１２．１７・・・・・・ｉ型半導
体薄膜、１３．１８・・・・・・ｎ型半導体薄膜、１４
．２１・・・・・ゲート酸化膜、１６・・・・・・半導
体薄膜中に拡散しやすい金属。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名□ 第２ 第１図 ［（ ］゛ 〈−＼
電気装置の斜視図、第２図（、）〜（ｆ）は本発明の一
実施例に係る集積型薄膜素子の製造方法を説明するだめ
の冴１１月瞳０要部断面図、第３図は、第２図（ａ）〜
（ｆ）に示す方法により製造された本発明の一実例にお
ける集積型薄膜素子の要部断面図、第４図は、第３図に
示す集積型薄膜素子の等価回路図である。 １．１１・・壷・ｌ基板、２・・・・・・電極、３・・
・・・・半導体薄膜、１２．１７・・・・・・ｉ型半導
体薄膜、１３．１８・・・・・・ｎ型半導体薄膜、１４
．２１・・・・・ゲート酸化膜、１６・・・・・・半導
体薄膜中に拡散しやすい金属。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名□ 第２ 第１図 ［（ ］゛ 〈−＼
Claims (1)
- 薄膜層の一生面側に電極を有する第１の素子を設け、前
記薄膜層の他主面側に前記第１の素子と少なくとも一部
分が対向するように電極を有する第２の素子を設け、前
記第１の素子の電極と第２の素子の電極とを前記薄膜層
中に拡散さ五た導電層を介して電気的に接続したことを
特徴とする集積型薄膜素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152734A JPS5853859A (ja) | 1981-09-26 | 1981-09-26 | 集積型薄膜素子の製造方法 |
| GB08226037A GB2108755B (en) | 1981-09-26 | 1982-09-13 | Thin film devices having diffused interconnections |
| DE19823234925 DE3234925A1 (de) | 1981-09-26 | 1982-09-21 | Duennschichtvorrichtung und verfahren zu deren herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152734A JPS5853859A (ja) | 1981-09-26 | 1981-09-26 | 集積型薄膜素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853859A true JPS5853859A (ja) | 1983-03-30 |
| JPS6257259B2 JPS6257259B2 (ja) | 1987-11-30 |
Family
ID=15546989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152734A Granted JPS5853859A (ja) | 1981-09-26 | 1981-09-26 | 集積型薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853859A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554438A (en) * | 1978-10-17 | 1980-04-21 | Matsushita Electronics Corp | Pinhole detecting method for chemical vapor-deposition film |
| JPS60130160A (ja) * | 1983-12-19 | 1985-07-11 | Hitachi Ltd | 半導体記憶装置 |
| JPS62165971A (ja) * | 1986-01-17 | 1987-07-22 | Sharp Corp | ダイナミツク型半導体記憶素子 |
| JP2011216175A (ja) * | 2010-02-19 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011227981A (ja) * | 2010-03-19 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| JP2020145457A (ja) * | 2011-04-15 | 2020-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022137292A (ja) * | 2014-03-07 | 2022-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5080788A (ja) * | 1973-10-30 | 1975-07-01 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd |
-
1981
- 1981-09-26 JP JP56152734A patent/JPS5853859A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5080788A (ja) * | 1973-10-30 | 1975-07-01 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554438A (en) * | 1978-10-17 | 1980-04-21 | Matsushita Electronics Corp | Pinhole detecting method for chemical vapor-deposition film |
| JPS60130160A (ja) * | 1983-12-19 | 1985-07-11 | Hitachi Ltd | 半導体記憶装置 |
| JPS62165971A (ja) * | 1986-01-17 | 1987-07-22 | Sharp Corp | ダイナミツク型半導体記憶素子 |
| JP2011216175A (ja) * | 2010-02-19 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011227981A (ja) * | 2010-03-19 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| US9142549B2 (en) | 2010-03-19 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| JP2020145457A (ja) * | 2011-04-15 | 2020-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2023178364A (ja) * | 2011-04-15 | 2023-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022137292A (ja) * | 2014-03-07 | 2022-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11751409B2 (en) | 2014-03-07 | 2023-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US12101945B2 (en) | 2014-03-07 | 2024-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6257259B2 (ja) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US5346860A (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| JPH08288473A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6257259B2 (ja) | ||
| TW200539200A (en) | Topographically elevated microelectronic capacitor structure | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH0590502A (ja) | 半導体装置 | |
| JP3120750B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01244649A (ja) | 薄膜抵抗の配線形成方法 | |
| JPH09219494A (ja) | 半導体装置およびその製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPS5814072B2 (ja) | 半導体集積回路装置及びその製法 | |
| JPH0476947A (ja) | 半導体装置の製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH09275189A (ja) | 半導体装置及びその製造方法 | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JPS61114569A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH021942A (ja) | 半導体装置およびその製造方法 | |
| JPH02281654A (ja) | 半導体記憶装置 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS63224251A (ja) | 半導体記憶装置 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPH05218209A (ja) | 半導体装置及びその製造方法 |