JPS5866414A - 除算パルス発生回路 - Google Patents
除算パルス発生回路Info
- Publication number
- JPS5866414A JPS5866414A JP9825682A JP9825682A JPS5866414A JP S5866414 A JPS5866414 A JP S5866414A JP 9825682 A JP9825682 A JP 9825682A JP 9825682 A JP9825682 A JP 9825682A JP S5866414 A JPS5866414 A JP S5866414A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- terminal
- pulse width
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス発生回路に係シ、特にパルス幅制御のス
イッチング制御等に有利な２人力に応算する除算パルス
発生回路に関する。
イッチング制御等に有利な２人力に応算する除算パルス
発生回路に関する。
近年サイリスタやパワトランジスタ等の特性が向上した
結果、電力の制御等に効率の高いスイッチング制御が広
く行なわれている。このスイッチング制御では通常パル
ス幅制御等を行なうので幅変調のでき４制御パルス発生
回路が必要になる。
結果、電力の制御等に効率の高いスイッチング制御が広
く行なわれている。このスイッチング制御では通常パル
ス幅制御等を行なうので幅変調のでき４制御パルス発生
回路が必要になる。
従来このパルス発生回路には１つの制御入力に対して単
に比例して幅変化するものが使用されているが、今日の
高度な制御上の要請に十分応えてはいない。例えば電動
機の速度制御にしても単に所定値よの速度偏差に比例し
てパルス幅を変えるのみでは十分でなく、パラメータ操
作出力に影響の大きな電源電圧の変動（外乱）等を加味
してパルス幅を変える必要がめる。このような制御は一
樵の適応制御であるが、従来は特別な非線形演算回路等
を必要とし、回路が複雑化して実施が困難であった。
に比例して幅変化するものが使用されているが、今日の
高度な制御上の要請に十分応えてはいない。例えば電動
機の速度制御にしても単に所定値よの速度偏差に比例し
てパルス幅を変えるのみでは十分でなく、パラメータ操
作出力に影響の大きな電源電圧の変動（外乱）等を加味
してパルス幅を変える必要がめる。このような制御は一
樵の適応制御であるが、従来は特別な非線形演算回路等
を必要とし、回路が複雑化して実施が困難であった。
本発明の目的は、簡単で確実に動作する除算パルス発生
回路を提供することである。
回路を提供することである。
本発明の特徴は、第１のトランジスタ増幅回路のコレク
タと第２のトランジスタ増幅回路のベースを容量結合し
、その第１および第２の回路の工ミッタを共有結合する
構成として、第１の回路のベースには周期的に変動する
開閉信号を印加し、第１の回路のコレクタ電源として第
１の入力信号を、更に第２の回路のペースバイアス電源
として第２の入力信号を印加し、第２の回路のコレクタ
端に除算パルスを得る如く構成したことである。
タと第２のトランジスタ増幅回路のベースを容量結合し
、その第１および第２の回路の工ミッタを共有結合する
構成として、第１の回路のベースには周期的に変動する
開閉信号を印加し、第１の回路のコレクタ電源として第
１の入力信号を、更に第２の回路のペースバイアス電源
として第２の入力信号を印加し、第２の回路のコレクタ
端に除算パルスを得る如く構成したことである。
以下本発明をその実施例によシ評細に説明する。
第１図は本発明の除算パルス発生回路の１実施例を示す
。第１図においては、トランジスタ１１による反転増幅
回路と、トランジスタ１２の反転増幅回路がコンデンサ
３０で結合されている。そして端子１．２に動作電源が
供給され、端子３は同期源で励振される。入力電圧は端
子４と端子５にそれぞれ印加され、出力は端子６よりパ
ルス（＠）出力としてと夛出される。
。第１図においては、トランジスタ１１による反転増幅
回路と、トランジスタ１２の反転増幅回路がコンデンサ
３０で結合されている。そして端子１．２に動作電源が
供給され、端子３は同期源で励振される。入力電圧は端
子４と端子５にそれぞれ印加され、出力は端子６よりパ
ルス（＠）出力としてと夛出される。
この動作波形を第２図囚、＠に示す、第２図囚は、端子
５に印加される電圧が一定で、端子４に印加される電圧
が（１）から（２）Ｋ変動した場合の出力パルス波形の
変化を示し、同図■は、端子４に印加される電圧は一定
であるが、端子５に印加される電圧が変動した場合のパ
ルス波形の変化を示している。（旬は４子３の励振入力
、（ｂ）はトランジスタ１１のコレクタ電圧、（Ｃ）は
トランジスタ１２のペース電圧、（ｄ）は端子６の出力
パルス波形をそれぞれ示している。
５に印加される電圧が一定で、端子４に印加される電圧
が（１）から（２）Ｋ変動した場合の出力パルス波形の
変化を示し、同図■は、端子４に印加される電圧は一定
であるが、端子５に印加される電圧が変動した場合のパ
ルス波形の変化を示している。（旬は４子３の励振入力
、（ｂ）はトランジスタ１１のコレクタ電圧、（Ｃ）は
トランジスタ１２のペース電圧、（ｄ）は端子６の出力
パルス波形をそれぞれ示している。
第２図囚において、端子４に印加される電圧ｖ１が第２
図（ｂ）の（１）の場合、トランジスタ１１がオンする
と、トランジスタ１２のペース電圧も同図（Ｃ）の如く
その電圧振幅だけ立下り、トランジスタ１２はオフし、
トランジスタ１２のコレクタ電圧は第２図（ｄ）の如く
立上る。トランジスタ１２のペース電圧は、抵抗２４と
コンデンサ３０によって決る時定数で同図（Ｃ）の（１
）の如く上昇し、トランジスタ１２をオンさせるに十分
なベース・エミッタ間電圧Ｖｍｍに達するとトランジス
タ１２はオンし、トランジスタ１２のコレクタ電圧は波
形（ψの如く立下る。
図（ｂ）の（１）の場合、トランジスタ１１がオンする
と、トランジスタ１２のペース電圧も同図（Ｃ）の如く
その電圧振幅だけ立下り、トランジスタ１２はオフし、
トランジスタ１２のコレクタ電圧は第２図（ｄ）の如く
立上る。トランジスタ１２のペース電圧は、抵抗２４と
コンデンサ３０によって決る時定数で同図（Ｃ）の（１
）の如く上昇し、トランジスタ１２をオンさせるに十分
なベース・エミッタ間電圧Ｖｍｍに達するとトランジス
タ１２はオンし、トランジスタ１２のコレクタ電圧は波
形（ψの如く立下る。
上記時定数は一定のため、入力電圧■１が低い場合には
、波形（ｂ）、 （Ｃ）、 （Φは実線（１）の動作と
なシ、扁い場合には一点鎖線で示す（匂の如く、入力電
圧Ｖｒに比例したパルス幅Ｔｌ ｅ Ｔｌ となる。も
ちろん、入力電圧Ｖ１が零の場合は、出力パルス幅は零
となる。
、波形（ｂ）、 （Ｃ）、 （Φは実線（１）の動作と
なシ、扁い場合には一点鎖線で示す（匂の如く、入力電
圧Ｖｒに比例したパルス幅Ｔｌ ｅ Ｔｌ となる。も
ちろん、入力電圧Ｖ１が零の場合は、出力パルス幅は零
となる。
第２図囚は、端子５に印加される電圧■３が一定の場合
を示しているが、入力電圧■３が変動した場合は、第２
図■の如く、入力電圧ｖｌが一定であっても入力電圧Ｖ
ｌが大きい場合は、一点鎖線（匂、小さい場合は実線（
１）の如き動作波形となシ、出力パルス幅は入力電圧ｖ
倉に反比例する。
を示しているが、入力電圧■３が変動した場合は、第２
図■の如く、入力電圧ｖｌが一定であっても入力電圧Ｖ
ｌが大きい場合は、一点鎖線（匂、小さい場合は実線（
１）の如き動作波形となシ、出力パルス幅は入力電圧ｖ
倉に反比例する。
第３図は、入力電圧Ｖｔ ＊ Ｖｓとパルス幅Ｔの関係
を示したもので、曲線α）は、端子４に印加される電圧
がＶ！の場合であシ、ｖｌが大きくなると、曲線ａ）と
な？）、Ｖｌが小さくなると曲線（ｎ）のようＫなシ、
パルス幅Ｔは電圧ｖ１に比例し、電圧Ｖ雪に反比例する
様子を示している。
を示したもので、曲線α）は、端子４に印加される電圧
がＶ！の場合であシ、ｖｌが大きくなると、曲線ａ）と
な？）、Ｖｌが小さくなると曲線（ｎ）のようＫなシ、
パルス幅Ｔは電圧ｖ１に比例し、電圧Ｖ雪に反比例する
様子を示している。
次に、端子４の第１の入力電圧Ｖ１と端子５の第２の入
力電圧Ｖ雪と、端子６の出力パルス幅Ｔの関係を、今少
し具体的に説明する。
力電圧Ｖ雪と、端子６の出力パルス幅Ｔの関係を、今少
し具体的に説明する。
抵抗２４の抵抗値を８１コンデンサ３０の静電容量をＣ
とすれば、出力パルス幅Ｔは次式で表わされる。
とすれば、出力パルス幅Ｔは次式で表わされる。
若し、使用上に若干の制限をもうけて、■１くＶｍ・な
る範囲で入力を与えるならば上式は数％の直線性でもっ
て次の除算式で表わせる。
る範囲で入力を与えるならば上式は数％の直線性でもっ
て次の除算式で表わせる。
ただし、Ｋは比例係数である。
なお、電１図の実施例は、更に具体的に示せば次のよう
な抵抗、コンデンサで構成した。
な抵抗、コンデンサで構成した。
抵抗２１．２２・・・・・・・・・・・・５．１ｋｇ１
抗２３．２５・旧・・・旧・・１にΩ抵抗２４・・・・
・・・・・川・・・・・・・・・１０ｋｇコンデンサ３
０・・・・・・・・・・・・０．００６８μＦまた、電
源電圧５〔■〕 同期パルｘ４（Ｖ）（２０ｋＨり 入力電圧ｖ１ ；０〜３（Ｖ）、Ｖ富 ；３〜５〔ｖ〕
とした。
抗２３．２５・旧・・・旧・・１にΩ抵抗２４・・・・
・・・・・川・・・・・・・・・１０ｋｇコンデンサ３
０・・・・・・・・・・・・０．００６８μＦまた、電
源電圧５〔■〕 同期パルｘ４（Ｖ）（２０ｋＨり 入力電圧ｖ１ ；０〜３（Ｖ）、Ｖ富 ；３〜５〔ｖ〕
とした。
第１図の実施例の場合、出力パルス幅がＯ〜５０μ３迄
変化させ良好なパルス幅制御を行なうことができた。
変化させ良好なパルス幅制御を行なうことができた。
以上祥細に説明した様に本発明は、２人力に応じそのパ
ルス幅を調節できる除算パルス発生回路を提供でき、し
かも２つのトランジスタ増幅回路で構成できるので簡単
な構成となり、無帰還回路なのでノイズ等によシ誤動作
しにくいので確実な除算パルスを発生できる効果がある
。
ルス幅を調節できる除算パルス発生回路を提供でき、し
かも２つのトランジスタ増幅回路で構成できるので簡単
な構成となり、無帰還回路なのでノイズ等によシ誤動作
しにくいので確実な除算パルスを発生できる効果がある
。
また、本発明による除算パルス発生回路は、そのパルス
幅が零から変化するので、一方の入力電圧としてパルス
幅制御形電圧安定化電源装置の誤差項＠器の出力、他方
の入力電圧として安定化前の電源電圧を印加すれば、除
算パルス発生回路の出力パルス幅は、誤差増幅器の出力
（偏差電圧）に比例し、且つ電源電圧に反比例し九パル
ス幅となシ、このパルス幅によってパルス幅制御すれば
、出力負荷が無負荷となっても出力電圧を一定に保つこ
とが可能な電源装置を提供できる。
幅が零から変化するので、一方の入力電圧としてパルス
幅制御形電圧安定化電源装置の誤差項＠器の出力、他方
の入力電圧として安定化前の電源電圧を印加すれば、除
算パルス発生回路の出力パルス幅は、誤差増幅器の出力
（偏差電圧）に比例し、且つ電源電圧に反比例し九パル
ス幅となシ、このパルス幅によってパルス幅制御すれば
、出力負荷が無負荷となっても出力電圧を一定に保つこ
とが可能な電源装置を提供できる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例を説明するだめの動作波形図、第３図は第１
図の入−出力特性を示す因である。 ４．５・・・入力端子、６・・・出力端子、２１〜２５
・・・柄 １ 口 □−Ｕ覧 一！＝ ） 第 ３ 口 Ｑ−、Ｖ２ ご
図の実施例を説明するだめの動作波形図、第３図は第１
図の入−出力特性を示す因である。 ４．５・・・入力端子、６・・・出力端子、２１〜２５
・・・柄 １ 口 □−Ｕ覧 一！＝ ） 第 ３ 口 Ｑ−、Ｖ２ ご
Claims (1)
- １、第１．第２のトランジスタを有し、該第１のトラン
ジスタのコレクタ端子と第２のトランジスタのベース端
子をコンデンサを介して接続し、該第１．第２のトラン
ジスタのエミッタ端子を共通トランジスタのペース端子
に周期的な開閉信号を印加する構成とし、該第２のトラ
ンジスタのコレクタ端子から該第１および１ｓ２の入力
信号の大きさくより変化する除算パルスを得ることを特
徴とする除算パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9825682A JPS5866414A (ja) | 1982-06-07 | 1982-06-07 | 除算パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9825682A JPS5866414A (ja) | 1982-06-07 | 1982-06-07 | 除算パルス発生回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48026962A Division JPS5746311B2 (ja) | 1973-03-09 | 1973-03-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5866414A true JPS5866414A (ja) | 1983-04-20 |
Family
ID=14214871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9825682A Pending JPS5866414A (ja) | 1982-06-07 | 1982-06-07 | 除算パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866414A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4520813Y1 (ja) * | 1967-11-20 | 1970-08-20 |
-
1982
- 1982-06-07 JP JP9825682A patent/JPS5866414A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4520813Y1 (ja) * | 1967-11-20 | 1970-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0025680B1 (en) | Auto-zero amplifier circuit | |
| JPH0521445B2 (ja) | ||
| JPS5866414A (ja) | 除算パルス発生回路 | |
| JPH03186005A (ja) | バッファー回路 | |
| JP2703410B2 (ja) | 電圧コンバータ回路 | |
| US3962651A (en) | Analog A-C storage circuit employing a high gain amplifier | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| SU847511A1 (ru) | Полупроводниковое реле | |
| JPH0537549Y2 (ja) | ||
| SU415652A1 (ja) | ||
| JPH0491515A (ja) | 出力回路 | |
| SU1201820A1 (ru) | Стабилизатор двухпол рного напр жени | |
| JPH0339941Y2 (ja) | ||
| JPS6117628Y2 (ja) | ||
| JPS599445Y2 (ja) | トランジスタ検波回路 | |
| JPS598968B2 (ja) | レベル判別回路 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JPS5810885B2 (ja) | エンザンゾウフクキ ノ シユンジダンゾクカイロ | |
| JPH0243387B2 (ja) | ||
| JPH0362325B2 (ja) | ||
| JPS6027211A (ja) | ブースター回路 | |
| JPS6331211A (ja) | 鋸歯状波発生回路 | |
| JPS62111519A (ja) | Ｐｗｍ波発生回路 | |
| JPS5845850B2 (ja) | クケイハノハコウチセイゲンカイロ | |
| JPH0993096A (ja) | 比較器 |