JPS5895871A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5895871A JPS5895871A JP56194719A JP19471981A JPS5895871A JP S5895871 A JPS5895871 A JP S5895871A JP 56194719 A JP56194719 A JP 56194719A JP 19471981 A JP19471981 A JP 19471981A JP S5895871 A JPS5895871 A JP S5895871A
- Authority
- JP
- Japan
- Prior art keywords
- idss
- manufacturing
- saturation current
- field effect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＭＥＳＦＥＴの製造工程において、飽和１
に流の精密制御を可能にする製造方法に関するものであ
る。
に流の精密制御を可能にする製造方法に関するものであ
る。
従来のＭＥＳＦＥＴの製造方法を第１図に示す。すなわ
ち、半絶縁性基板（１）にｎ型半導体Ｊｉ！（２）を形
成する（第１図ａ）。キャリア濃度プロファイルを測定
したのち、ソース（３）及びドレイン＊ Ｉｌｌ （４
）を形成する（第１図ｂ）。飽和電流ＩＤ８Ｂを測定し
、その測定結果とキャリア濃度プロファイルより所定の
工ｎｓｓを得るために必要なエツチング鴬を決定する。
ち、半絶縁性基板（１）にｎ型半導体Ｊｉ！（２）を形
成する（第１図ａ）。キャリア濃度プロファイルを測定
したのち、ソース（３）及びドレイン＊ Ｉｌｌ （４
）を形成する（第１図ｂ）。飽和電流ＩＤ８Ｂを測定し
、その測定結果とキャリア濃度プロファイルより所定の
工ｎｓｓを得るために必要なエツチング鴬を決定する。
化学エツチングによシ、ゲート部分に凹部（５）を形成
する（第１図Ｃ）。さらに、ＩＤ５Ｂの測定と化学エツ
チングを繰り返し、ＩＤ５ｓが所定の値になるようにす
る。その後、ゲートに！（６）を形成し、電界効果トラ
ンジスタの一素子とする（第１図ｄ）。
する（第１図Ｃ）。さらに、ＩＤ５Ｂの測定と化学エツ
チングを繰り返し、ＩＤ５ｓが所定の値になるようにす
る。その後、ゲートに！（６）を形成し、電界効果トラ
ンジスタの一素子とする（第１図ｄ）。
しかし、このような化学エツチングによってＩＤ８８を
調整する方法では、精密な享さの制御が困難なうえ、結
晶の表面状態によってエツチング輩が大きく異なるため
、均一な牟さにすることがむづかしい。これらの原因の
ためＩＤ８Ｓのはらつきは大きい。このような困難は、
ｎ型半導体層の厚さが薄くなるほど増大し、したがって
薄いｎ型半導体層を必要とするノーマリ・オフ型の電界
効果トランジスタでは、大きな問題となる。
調整する方法では、精密な享さの制御が困難なうえ、結
晶の表面状態によってエツチング輩が大きく異なるため
、均一な牟さにすることがむづかしい。これらの原因の
ためＩＤ８Ｓのはらつきは大きい。このような困難は、
ｎ型半導体層の厚さが薄くなるほど増大し、したがって
薄いｎ型半導体層を必要とするノーマリ・オフ型の電界
効果トランジスタでは、大きな問題となる。
本発明は、制御の困難な厚さの調節ではなく、制御の容
易なイオン注入でのキャリア濃度の調節によってより８
８を所定の値に幽整し、ＩＤ８Ｂのばらつきを抑制した
電解効果トランジスタの製造方法を提供するものでおる
。
易なイオン注入でのキャリア濃度の調節によってより８
８を所定の値に幽整し、ＩＤ８Ｂのばらつきを抑制した
電解効果トランジスタの製造方法を提供するものでおる
。
基本的な考え方を述べると、半絶縁性基板に何らかの方
法でｎを半導体層を形成する。この時のキャリア濃度プ
ロファイルが第２図ａのようであったとする。次にｐ型
不純物のイオン注入を、ｐ型不純物の濃度分布が第２図
すになるように行なう。するとキャリア濃度プロファイ
ルは、第２図Ｃのように修正されることになシ、：Ｉｎ
５ｓを変化させることができる。ｐ型不純物のイオン注
入の際、Ｂｅを用い、基板温度を６００℃程度に保って
おけは、Ｂｅの活性化率が５０９ｂｉ度でおるので、熱
処理の必装がなく、ＩＤ８８をモニタしなからイオン注
入後Ｔることができる。５００℃における１Ｄｓｓと室
温におけるより８Ｂとの関係を予め試験しておけは、５
００℃におけるより８８のモニタによって、室温におけ
る所定のＩＤ５Ｂを得ることができる。また、この時の
マスクとしては、５００℃の温度に耐えら口るように、
５ｉ０２またはＳｉ３Ｎ４ などを用いている。
法でｎを半導体層を形成する。この時のキャリア濃度プ
ロファイルが第２図ａのようであったとする。次にｐ型
不純物のイオン注入を、ｐ型不純物の濃度分布が第２図
すになるように行なう。するとキャリア濃度プロファイ
ルは、第２図Ｃのように修正されることになシ、：Ｉｎ
５ｓを変化させることができる。ｐ型不純物のイオン注
入の際、Ｂｅを用い、基板温度を６００℃程度に保って
おけは、Ｂｅの活性化率が５０９ｂｉ度でおるので、熱
処理の必装がなく、ＩＤ８８をモニタしなからイオン注
入後Ｔることができる。５００℃における１Ｄｓｓと室
温におけるより８Ｂとの関係を予め試験しておけは、５
００℃におけるより８８のモニタによって、室温におけ
る所定のＩＤ５Ｂを得ることができる。また、この時の
マスクとしては、５００℃の温度に耐えら口るように、
５ｉ０２またはＳｉ３Ｎ４ などを用いている。
以下、本発明によるＧａＡａＭＥＦＢＴの製造工棉を第
８図に沿って説明する。まず、半絶縁性ＧａＡｓ基板（
１）にｎ型不純物のイオン注入及びアニールによってｎ
型半導体１１１（２）を形成する（第８図ａ）。キャリ
アのプロファイルを測定した後、ソース（３）及びドレ
イン電１ｋ（４）を形成する（第８図ｂ）。次に８１０
２またはＳｉ３Ｎ４などの表面体ｉｆ（膜（７）を形成
し、ゲート部分に窓をあける（第８図Ｃ）。飽和販流よ
りＳＢを測定しながら、イオン注入をＩＤ５８が所定の
値になるまで行なう（第８図ｄ）。この時、基板温度を
５００℃程度に保持しておく。その後、第８図８のよう
な形でゲートｋ 檎（６）を形成する。
８図に沿って説明する。まず、半絶縁性ＧａＡｓ基板（
１）にｎ型不純物のイオン注入及びアニールによってｎ
型半導体１１１（２）を形成する（第８図ａ）。キャリ
アのプロファイルを測定した後、ソース（３）及びドレ
イン電１ｋ（４）を形成する（第８図ｂ）。次に８１０
２またはＳｉ３Ｎ４などの表面体ｉｆ（膜（７）を形成
し、ゲート部分に窓をあける（第８図Ｃ）。飽和販流よ
りＳＢを測定しながら、イオン注入をＩＤ５８が所定の
値になるまで行なう（第８図ｄ）。この時、基板温度を
５００℃程度に保持しておく。その後、第８図８のよう
な形でゲートｋ 檎（６）を形成する。
このような製造方法によると、イオン注入によ゛る精密
なキャリアプロファイルの制御が可能でより８Ｂのばら
つきの小さい電界効果トランジスタをつくることができ
る。また第８図ｅのように絶縁膜の上にゲート電極をつ
くるようにすると、物、極の断面積を大きくすることが
できるので、ゲート電極の抵抗を小さくすることができ
る。本発明はＧａＡ３だけでな（ＩｎＰなど他のｍ−■
族半導体を用いたデバイスにも応用できる。
なキャリアプロファイルの制御が可能でより８Ｂのばら
つきの小さい電界効果トランジスタをつくることができ
る。また第８図ｅのように絶縁膜の上にゲート電極をつ
くるようにすると、物、極の断面積を大きくすることが
できるので、ゲート電極の抵抗を小さくすることができ
る。本発明はＧａＡ３だけでな（ＩｎＰなど他のｍ−■
族半導体を用いたデバイスにも応用できる。
プロファイル゛、第２図すはｐ型不純物の濃度プロファ
イル、第２図Ｃはｐ型不純物のイオン注入後よる製造方
法を示ち。 （１）・・・半絶縁性基板、（２し・ｎ型半導体層、（
３）・・パノース−極、（４）・・・ドレインｉｋ極、
（５）・・・ゲート形成のための凹部、（６）・・・ゲ
ートｗＭ極、（７）・・・表面体ｌｌ膜、（８Ｊ・・・
ｐ型不純物がイオン注入さｎた部分。 代理人 葛 野 信 −
イル、第２図Ｃはｐ型不純物のイオン注入後よる製造方
法を示ち。 （１）・・・半絶縁性基板、（２し・ｎ型半導体層、（
３）・・パノース−極、（４）・・・ドレインｉｋ極、
（５）・・・ゲート形成のための凹部、（６）・・・ゲ
ートｗＭ極、（７）・・・表面体ｌｌ膜、（８Ｊ・・・
ｐ型不純物がイオン注入さｎた部分。 代理人 葛 野 信 −
Claims (1)
- 同一主面上にソース・ゲート・ドレインを有するＦＩＣ
Ｔの製造工程において、半絶縁性基板上に形成した０層
にソース・ドレイン電極を被宥し、その上に絶縁膜を形
成し、ソース・ドレイン間のゲート形成部分の絶縁膜に
窓をあけ、それをマスクとしてゲート形成部分のｎｕｌ
ｌにｐ型不純物イオンを基板温度を高温に保って注入し
、同時に飽和＊ｍをモニタすることによって、所定の飽
和電流値に制御することを特徴とする電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194719A JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194719A JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895871A true JPS5895871A (ja) | 1983-06-07 |
Family
ID=16329102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194719A Pending JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370577A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
| JPS5414174A (en) * | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
-
1981
- 1981-11-30 JP JP56194719A patent/JPS5895871A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
| JPS5414174A (en) * | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370577A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JPS5833716B2 (ja) | シヨツトキ−シヨウヘキガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JP2611342B2 (ja) | 半導体装置の製造方法 | |
| JPS63120471A (ja) | シヨツトキ障壁ゲ−ト電界効果トランジスタ | |
| JPS6064430A (ja) | ＧａＡｓ系化合物半導体装置の製造方法 | |
| JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPH0260060B2 (ja) | ||
| JPS6236874A (ja) | 半導体装置 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS6351677A (ja) | 接合型電界効果トランジスタを有した半導体装置 | |
| EP0149541A2 (en) | GaAs integrated circuit device and method for producing it | |
| JPS61114583A (ja) | 半導体装置 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS60195978A (ja) | 半導体装置の製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPS62211956A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS58148462A (ja) | 化合物半導体記憶素子の製造方法 | |
| JPH09232333A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| JP2005347638A (ja) | 接合型電界効果トランジスタ、接合型高電子移動度電界効果トランジスタ及びこれらの製造方法 | |
| JPS62206886A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS61125089A (ja) | 半導体装置の製造方法 | |
| JPS6240782A (ja) | 半導体装置の製造方法 | |
| JPS60780A (ja) | 電界効果トランジスタの製造方法 |