JPS59100610A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS59100610A JPS59100610A JP57209752A JP20975282A JPS59100610A JP S59100610 A JPS59100610 A JP S59100610A JP 57209752 A JP57209752 A JP 57209752A JP 20975282 A JP20975282 A JP 20975282A JP S59100610 A JPS59100610 A JP S59100610A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital signal
- input
- down counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
座業上の利用分野
本発明は２進数のディジタル信号入力に周波数特性を付
加した出力を得るディジタルフィルタに関するものであ
る。
加した出力を得るディジタルフィルタに関するものであ
る。
従来例の構成とその問題点
第１図は従来のフィルタの１例を示すブロック図であり
、第２図はその動作説明に供する波形図である。
、第２図はその動作説明に供する波形図である。
コノフィルタの構成要素はオペアンプ１．入力抵抗２．
帰環コンデンサ３．帰環抵抗４である。
帰環コンデンサ３．帰環抵抗４である。
この構成において、入力電圧”ｌ＋ Ｅ２に電位差が生
じると入力抵抗２に電流が流れ１．コンデンサ３に電荷
が充電されて、出力電圧Ｅｏが変化する。出力電圧Ｅ。
じると入力抵抗２に電流が流れ１．コンデンサ３に電荷
が充電されて、出力電圧Ｅｏが変化する。出力電圧Ｅ。
は、
栴メ２のとき出力電位Ｅｏが下降（〜ｔ１ 、 ｔ、〜
ｔｓ ）Ｌ ＋ＦニーＥ２のとき電位が停止（１１〜ｔ
２ ＋ ｔ６〜）シ。
ｔｓ ）Ｌ ＋ＦニーＥ２のとき電位が停止（１１〜ｔ
２ ＋ ｔ６〜）シ。
Ｅｌ＜Ｅ２のとき電位が上昇（’ｈ〜ｔ３）する特性を
持っている。この回路の伝達関数Ｇ（ｓ ）は、Ｇ（ｓ
）＝±二弘互 ’ｒＩＳ（１） ３ ・−ジ 但し、’ｒ１＝ＣＩＦｔｌ・Ｔ２＝ＣＩＲ２・ＣＩは帰
環コンデンサ３の容量Ｎ Ｒ１１Ｒ２はそれぞれ入力抵
抗２と帰環抵抗４の抵抗値である。（１）式を変形する
と、 となシ、比例要素と積分要素で成る。
持っている。この回路の伝達関数Ｇ（ｓ ）は、Ｇ（ｓ
）＝±二弘互 ’ｒＩＳ（１） ３ ・−ジ 但し、’ｒ１＝ＣＩＦｔｌ・Ｔ２＝ＣＩＲ２・ＣＩは帰
環コンデンサ３の容量Ｎ Ｒ１１Ｒ２はそれぞれ入力抵
抗２と帰環抵抗４の抵抗値である。（１）式を変形する
と、 となシ、比例要素と積分要素で成る。
係る第１図のフィルタを集積回路（ＩＣ）化する場合に
は、入出力用のピン３個と外付けのＯＲ部品３個を必要
とし、ＩＣ化による外付は部品の削減及びピン数削減の
妨げとなっていた。
は、入出力用のピン３個と外付けのＯＲ部品３個を必要
とし、ＩＣ化による外付は部品の削減及びピン数削減の
妨げとなっていた。
発明の目的
本発明は前記従来の問題点を解消するもので、全ての構
成要素をディジタル化したディジタルフィルタを提供す
るものである。
成要素をディジタル化したディジタルフィルタを提供す
るものである。
発明の構成
本発明は、基準となる２進数のディジタル信号を発生さ
せる基準信号発生手段と、前記基準信号発生手段の出力
と２進数のディジタル信号とを大小判別し、その大小関
係に応じて第１と第２の信号を出力する大小判別手段と
、前記第１と第２の信号をゲートして出力するゲート手
段と、前記ゲート手段の出力とクロックパルスとを入力
とするアップダウンカウンタと、前記アップダウンカウ
ンタの最大値、最小値を検出し、前記ゲート手段を制御
する第１．第２検出手段と、前記ディジタル信号入力に
係数を乗じる乗算手段と、前記アップダウンカウンタの
出力と前記乗算手段の出力とを加算（まだは減算）する
加算手段（または減算手段）とを具備し、前記加算手段
（または減算手段）よシディジタル信号出力を得るディ
ジタルフィルタであり、全面的にディジタル化すること
により外付部品を全く不要とすると共に、ＩＣの内蔵回
路とすることによシ入出力ピンも削減できるものである
。
せる基準信号発生手段と、前記基準信号発生手段の出力
と２進数のディジタル信号とを大小判別し、その大小関
係に応じて第１と第２の信号を出力する大小判別手段と
、前記第１と第２の信号をゲートして出力するゲート手
段と、前記ゲート手段の出力とクロックパルスとを入力
とするアップダウンカウンタと、前記アップダウンカウ
ンタの最大値、最小値を検出し、前記ゲート手段を制御
する第１．第２検出手段と、前記ディジタル信号入力に
係数を乗じる乗算手段と、前記アップダウンカウンタの
出力と前記乗算手段の出力とを加算（まだは減算）する
加算手段（または減算手段）とを具備し、前記加算手段
（または減算手段）よシディジタル信号出力を得るディ
ジタルフィルタであり、全面的にディジタル化すること
により外付部品を全く不要とすると共に、ＩＣの内蔵回
路とすることによシ入出力ピンも削減できるものである
。
実施例の説明
第３図は本発明の実施例であり、第４図はその動作波形
図である。
図である。
第３図において、５は基準信号発生手段、６は大小判別
手段、７はゲート手段、８はアップダウンカウンタ、９
は第１検出手段、１０は第２検出５ ・・−ジ 手段、１１は乗算手段、１２は加算手段（または減算手
段）であり、Ｄｌは２進数のディジタル信号入力、Ｄ２
は基準信号発生手段５で発生した基準ディジタル信号、
Ｄ３はア・ノブダウンカウンタ８の出力、Ｄ４は乗算手
段１１の出力、Ｄ５は加算手段（または減算手段）１２
の出力で２進数のディジタル信号出力、”Ｉｎ Ｓ２は
大小判別手段６の出力で前記ＤｌとＤ２の大小関係に対
応した呆１と第２の信号、Ｓ３はクロックパルス、Ｓ４
゜Ｓ５はゲート手段７の出力からの前記第１と第２の信
号、Ｓ６．Ｓ７は第１．第２検出手段９，１゜の出力で
ある。２進数のディジタル信号入力Ｄｌと基準ディジタ
ル信号Ｄ２とを大小判別手段６の入力と ディジタル
信号人力り、と大小判別を行なう。大小判別手段６の犬
、小を表わす第１゜第２の信号”Ｉｎ”２は、ゲート手
段７を介してクロ・ツクパルスＳ３と共にアップダウン
カウンタ８の入力とする。アップダウンカウンタ８のオ
ーバーフロー、アンダーフローを防止するだめに第１検
出手段９．第２検出手段１０によシ所定の最６１・−ジ 犬値、最小値の検出を行ない、この出力Ｓ６．Ｓ７によ
り第１．第２の信号のゲート出力Ｓ４．Ｓ５を禁止する
ようにゲート手段７を制御する。さらに、乗算手段１１
でディジタル信号入力Ｄ１に係数を乗じた出力Ｄ４とア
ップダウンカウンタ８の出力Ｄ３とを加算手段（または
減算手段）１２で加算（または減算）し、その加算出力
（または減算出力）をディジタル信号出力Ｄ５とする構
成にしている。
手段、７はゲート手段、８はアップダウンカウンタ、９
は第１検出手段、１０は第２検出５ ・・−ジ 手段、１１は乗算手段、１２は加算手段（または減算手
段）であり、Ｄｌは２進数のディジタル信号入力、Ｄ２
は基準信号発生手段５で発生した基準ディジタル信号、
Ｄ３はア・ノブダウンカウンタ８の出力、Ｄ４は乗算手
段１１の出力、Ｄ５は加算手段（または減算手段）１２
の出力で２進数のディジタル信号出力、”Ｉｎ Ｓ２は
大小判別手段６の出力で前記ＤｌとＤ２の大小関係に対
応した呆１と第２の信号、Ｓ３はクロックパルス、Ｓ４
゜Ｓ５はゲート手段７の出力からの前記第１と第２の信
号、Ｓ６．Ｓ７は第１．第２検出手段９，１゜の出力で
ある。２進数のディジタル信号入力Ｄｌと基準ディジタ
ル信号Ｄ２とを大小判別手段６の入力と ディジタル
信号人力り、と大小判別を行なう。大小判別手段６の犬
、小を表わす第１゜第２の信号”Ｉｎ”２は、ゲート手
段７を介してクロ・ツクパルスＳ３と共にアップダウン
カウンタ８の入力とする。アップダウンカウンタ８のオ
ーバーフロー、アンダーフローを防止するだめに第１検
出手段９．第２検出手段１０によシ所定の最６１・−ジ 犬値、最小値の検出を行ない、この出力Ｓ６．Ｓ７によ
り第１．第２の信号のゲート出力Ｓ４．Ｓ５を禁止する
ようにゲート手段７を制御する。さらに、乗算手段１１
でディジタル信号入力Ｄ１に係数を乗じた出力Ｄ４とア
ップダウンカウンタ８の出力Ｄ３とを加算手段（または
減算手段）１２で加算（または減算）し、その加算出力
（または減算出力）をディジタル信号出力Ｄ５とする構
成にしている。
第４図により第３図の動作を説明すれば、大小判別手段
６においてディジタル信号人力り、と基準ディジタル信
号Ｄ２との大小判別に応じた出力Ｓ２．Ｓ、で、Ｄ２に
比べてＤｌの値が犬か小かによりアップダウンカウンタ
８の動作をアンプかダウン（またはダウンかアップ）に
切換えている。
６においてディジタル信号人力り、と基準ディジタル信
号Ｄ２との大小判別に応じた出力Ｓ２．Ｓ、で、Ｄ２に
比べてＤｌの値が犬か小かによりアップダウンカウンタ
８の動作をアンプかダウン（またはダウンかアップ）に
切換えている。
即ち、Ｄ１＋ Ｄ２の関係から、
Ｄｉ＞Ｄ２ （またはＤｌ〈Ｄ２）ならアンプカウント
（ｔ２〜ｔ３ ＋ ｔ６〜ｔ７）。
（ｔ２〜ｔ３ ＋ ｔ６〜ｔ７）。
Ｌｌｌ ”Ｄ２ならカウント停止（１１〜ｔ２ ｒ ｔ
３〜ｔ４）。
３〜ｔ４）。
ＤＩ＜Ｄ２ （またはＤｉ＞Ｄｌ）ならダウンカウント
７１・−ノ （〜ｔ工＋ ｔ４〜ｔ５ ＋ ｔ８〜）する構成に
しており、かつカウンタの計数値が最大直に達したら（
ｔ７〜ｔ８）アップカウントを停止させ、最小値に達し
たら（ｔｓ〜ｔ６）ダウンカウントを停止させる構成に
している。これにより積分要素の機能を付加することが
できる。（１）式の時定数Ｔ１は、 Ｔ１−２、ｆｃｋ（２） 但し、ｆｃｋＵクロックパルスＳ３の周波数、として求
めることができる。また、乗算手段１１で乗じた係数に
は（１）式の比例要素Ｔ２／Ｔｌに対応し、Ｔ１／Ｔ２
＝に として求めることができる。しかるに、加算手段（また
は減算手段）１２にて加算（または減算）された出力Ｄ
５をディジタル信号出力とすることにより、比例士積分
要素の機能を持たせることができる。
７１・−ノ （〜ｔ工＋ ｔ４〜ｔ５ ＋ ｔ８〜）する構成に
しており、かつカウンタの計数値が最大直に達したら（
ｔ７〜ｔ８）アップカウントを停止させ、最小値に達し
たら（ｔｓ〜ｔ６）ダウンカウントを停止させる構成に
している。これにより積分要素の機能を付加することが
できる。（１）式の時定数Ｔ１は、 Ｔ１−２、ｆｃｋ（２） 但し、ｆｃｋＵクロックパルスＳ３の周波数、として求
めることができる。また、乗算手段１１で乗じた係数に
は（１）式の比例要素Ｔ２／Ｔｌに対応し、Ｔ１／Ｔ２
＝に として求めることができる。しかるに、加算手段（また
は減算手段）１２にて加算（または減算）された出力Ｄ
５をディジタル信号出力とすることにより、比例士積分
要素の機能を持たせることができる。
第５図は第３図のアップダウンカウンタ８の具体回路例
である。１３はクロックパルスＳ３の入力端子、１４は
アンプ信号８２（８５）の入力端子、１６はダウン信号
８１ （Ｓ４ ）の入力端子、１６〜１９はディジタル
信号の出力端子である。ＡＮＤゲー）２０，２１及びδ
Ｒゲート２２で成る複合ゲートと７リツプフロツプ２３
とでアップダウンカウンタの単位ビットを形成し、これ
を必要なビット数だけ接続すればアップダウンカウンタ
８を構成できる。
である。１３はクロックパルスＳ３の入力端子、１４は
アンプ信号８２（８５）の入力端子、１６はダウン信号
８１ （Ｓ４ ）の入力端子、１６〜１９はディジタル
信号の出力端子である。ＡＮＤゲー）２０，２１及びδ
Ｒゲート２２で成る複合ゲートと７リツプフロツプ２３
とでアップダウンカウンタの単位ビットを形成し、これ
を必要なビット数だけ接続すればアップダウンカウンタ
８を構成できる。
第６図は第３図の動作説明に供する波形図である。今、
ディジタル信号入力Ｄ１が、時刻１ｏにおいて最小値で
あり、時刻ｔｌから増加し、時刻ｔ２で基準ディジタル
信号Ｄ２と等しくなり、時刻ｔ３から再び増加し、時刻
ｔ４で最大値になり、時刻ｔ６から減少し、時刻ｔ７で
Ｊ と等しくなり、時刻ｔ８から再び減少し、時刻ｔ
ｌｏで最小値となり、時刻ｔ１２から増加し、時刻ｔ１
３でＤ２と等しくなるもなお増加し、時刻ｔｔｓで一定
値となり、時刻ｔ１６から減少し、時刻ｔ１７でＤ２と
等しくなるもなお減少し、時刻ｔｌｌｌで一定値となシ
、時刻ｔ１９から増加し、時刻ｔ２０でＤ２と等しくな
るもなお増加し、時刻ｔ２１で一定値となシ、時刻９１
・−ジ ｔ２２から減少し、時刻ｔ２３でＤ２と那しくなるもな
お減少し、時刻ｔ２４で一定値となる場合を例に説明す
る。また、基準ディジタル信号Ｄ２はディジタル信号入
力Ｄ１の中心値である場合を示している。
ディジタル信号入力Ｄ１が、時刻１ｏにおいて最小値で
あり、時刻ｔｌから増加し、時刻ｔ２で基準ディジタル
信号Ｄ２と等しくなり、時刻ｔ３から再び増加し、時刻
ｔ４で最大値になり、時刻ｔ６から減少し、時刻ｔ７で
Ｊ と等しくなり、時刻ｔ８から再び減少し、時刻ｔ
ｌｏで最小値となり、時刻ｔ１２から増加し、時刻ｔ１
３でＤ２と等しくなるもなお増加し、時刻ｔｔｓで一定
値となり、時刻ｔ１６から減少し、時刻ｔ１７でＤ２と
等しくなるもなお減少し、時刻ｔｌｌｌで一定値となシ
、時刻ｔ１９から増加し、時刻ｔ２０でＤ２と等しくな
るもなお増加し、時刻ｔ２１で一定値となシ、時刻９１
・−ジ ｔ２２から減少し、時刻ｔ２３でＤ２と那しくなるもな
お減少し、時刻ｔ２４で一定値となる場合を例に説明す
る。また、基準ディジタル信号Ｄ２はディジタル信号入
力Ｄ１の中心値である場合を示している。
ディジタル信号出力Ｄ３は、ディジタル信号入力Ｄ１と
基準ディジタル信号Ｄ２との関係が、Ｄｌ＞ Ｄ ２の
ときアップカウントし、Ｄｌ＜Ｄ２ のときダウンカウ
ントする動作例を示しており、Ｄ１＝Ｄ２のときカウン
ト停止する構成になっている。
基準ディジタル信号Ｄ２との関係が、Ｄｌ＞ Ｄ ２の
ときアップカウントし、Ｄｌ＜Ｄ２ のときダウンカウ
ントする動作例を示しており、Ｄ１＝Ｄ２のときカウン
ト停止する構成になっている。
なお、Ｄｌ ｒ Ｄ２ ＋ Ｄ３は夫々アナログ表示し
ている。
ている。
ここで、ディジタル信号入力Ｄ１が前記の状態変化をす
るときの各手段の出力は、夫々次のように変化する。大
小判別手段６の第１の信号Ｓ１は、ｔ３゛〜ｔ７・ｔ１
３〜ｔ１７・ｔ２０〜ｔ２３の期間がＩ ｌ（ｌで他の
期間がＩＬＩとなり、第２の信号Ｓ２はｔ。
るときの各手段の出力は、夫々次のように変化する。大
小判別手段６の第１の信号Ｓ１は、ｔ３゛〜ｔ７・ｔ１
３〜ｔ１７・ｔ２０〜ｔ２３の期間がＩ ｌ（ｌで他の
期間がＩＬＩとなり、第２の信号Ｓ２はｔ。
〜ｔ２ ＋ ｔ８〜ｔ１３．ｔ１７〜ｔ２０’１ｌｔ２
３〜の期間がダウンカウンタ７のディジタル信号出力Ｄ
３の最１０ 、＜−ジ 犬値を検出する第１検出手段８の出力Ｓ６は、ｔ５〜ｔ
９ の期間がＩＬｌで他の期間がｌ ＨＩ となり、最
小値を検出する第２検出手段９の出力Ｓ７は、ｔ１１〜
ｔ１４１ｔ２５〜の期間がＩＩ、ｆで他の期間がｌ Ｈ
Ｉ となる。しかるに、ゲート手段６の出力Ｓ４は、ｔ
３〜ｔ５ ＋ ｔ１３〜ｔ１７ ｒ ｔ２０ ”””２
３の期間が１ ）ｉ １で他の期間がＩＬＩ となり、
出力Ｓ５は、ｔＯ′＋ｔ２ ｌｔ８ ”””ｔｌｌ ＋
ｔ１７ ”−１２０＋ ｔ２３Ｎｔ２５の期間がＩＨ
Ｉで他の期間がＩＬ“となる。
３〜の期間がダウンカウンタ７のディジタル信号出力Ｄ
３の最１０ 、＜−ジ 犬値を検出する第１検出手段８の出力Ｓ６は、ｔ５〜ｔ
９ の期間がＩＬｌで他の期間がｌ ＨＩ となり、最
小値を検出する第２検出手段９の出力Ｓ７は、ｔ１１〜
ｔ１４１ｔ２５〜の期間がＩＩ、ｆで他の期間がｌ Ｈ
Ｉ となる。しかるに、ゲート手段６の出力Ｓ４は、ｔ
３〜ｔ５ ＋ ｔ１３〜ｔ１７ ｒ ｔ２０ ”””２
３の期間が１ ）ｉ １で他の期間がＩＬＩ となり、
出力Ｓ５は、ｔＯ′＋ｔ２ ｌｔ８ ”””ｔｌｌ ＋
ｔ１７ ”−１２０＋ ｔ２３Ｎｔ２５の期間がＩＨ
Ｉで他の期間がＩＬ“となる。
以上により、アップダウンカウンタ７は、ゲート手段６
の出力Ｓ４＋ Ｓ５が”Ｈ’、’Ｌ’のときアップカウ
ントし ＩＬＩ、ＩＨＩのときダウンカ単に”Ｈｌ が
Ｉ Ｌ Ｉかの固定した２進数のディジ１１’−ン タル信号を発生させるだけで済ませることができる。
の出力Ｓ４＋ Ｓ５が”Ｈ’、’Ｌ’のときアップカウ
ントし ＩＬＩ、ＩＨＩのときダウンカ単に”Ｈｌ が
Ｉ Ｌ Ｉかの固定した２進数のディジ１１’−ン タル信号を発生させるだけで済ませることができる。
発明の効果
本発明のディジタルフィルタは基準信号発生手段６、大
小判別手段６、ゲート手段７、アップダウンカウンタ８
、第１．第２検出手段９，１ｏ乗算手段１１、加算（ま
たは減算）手段１２を設けることによシ、比例＋積分要
素を持ったディジタルフィルタを提供することができ、
ＩＣ化したときの外付は部品を不要になし得ると共にｉ
Ｃｉに内蔵することにより入出力ピンも不要にできるな
ど、その実用的効果は犬である。
小判別手段６、ゲート手段７、アップダウンカウンタ８
、第１．第２検出手段９，１ｏ乗算手段１１、加算（ま
たは減算）手段１２を設けることによシ、比例＋積分要
素を持ったディジタルフィルタを提供することができ、
ＩＣ化したときの外付は部品を不要になし得ると共にｉ
Ｃｉに内蔵することにより入出力ピンも不要にできるな
ど、その実用的効果は犬である。
第１図は従来のフィルタのブロック図、第２図はその動
作波形図、第３図は本発明の１実施例のディジタルフィ
ルタ、第４図はその動作波形図、第６図はアップダウン
カウンタの具体ブロック図、第６図は第３図の動作波形
図である。 ５・・・・・・基準信号発生手段、６・・・・・大小判
別手段、７・・・・・・ゲート手段、８・・・・・・ア
ンプダウンカウンタ、９．１０・・・・・・第１．第２
検出手段、１１・・・・・・乗算手段、１２・・・・・
・加算（または減算）手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｉｔ ｔｚ Ｌ３Ｌ４脚 ３図 １
作波形図、第３図は本発明の１実施例のディジタルフィ
ルタ、第４図はその動作波形図、第６図はアップダウン
カウンタの具体ブロック図、第６図は第３図の動作波形
図である。 ５・・・・・・基準信号発生手段、６・・・・・大小判
別手段、７・・・・・・ゲート手段、８・・・・・・ア
ンプダウンカウンタ、９．１０・・・・・・第１．第２
検出手段、１１・・・・・・乗算手段、１２・・・・・
・加算（または減算）手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｉｔ ｔｚ Ｌ３Ｌ４脚 ３図 １
Claims (1)
- 【特許請求の範囲】 基準となる２進数のディジタル信号を発生させる基準信
号発生手段と、前記基準信号発生手段の出力と２進数の
ディジタル信号入力とを大小判別し、その大小関係に応
じて第１と第２の信号を出力する大小判別手段と、前記
第１と第２の信号をゲートして出力するゲート手段と、
前記ゲート手段の出力とクロックパルスとを入力とする
アップダウンカウンタと、前記アンプダウンカウンタの
最大値、最小値を検出し、前記ゲート手段を制御する第
１と第２検出手段と、前記ディジタル信号入力に係数を
乗じる乗算手段と、前記アンプダウンカウンタの出力と
前記乗算手段の出力とを加算（または減算）する加算手
段（または減算手段）とを具備し、前記加算手段（また
は減算手段）よりディジタル信号出力を得ることを特徴
とするディジタルフィルタ。 ２ ：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209752A JPS59100610A (ja) | 1982-11-30 | 1982-11-30 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209752A JPS59100610A (ja) | 1982-11-30 | 1982-11-30 | デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100610A true JPS59100610A (ja) | 1984-06-09 |
| JPH0113765B2 JPH0113765B2 (ja) | 1989-03-08 |
Family
ID=16578044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209752A Granted JPS59100610A (ja) | 1982-11-30 | 1982-11-30 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100610A (ja) |
-
1982
- 1982-11-30 JP JP57209752A patent/JPS59100610A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0113765B2 (ja) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113765B2 (ja) | ||
| JPH0446006B2 (ja) | ||
| JPS59100609A (ja) | デイジタルフイルタ | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| JPS59101920A (ja) | デイジタルフイルタ | |
| JPS59111536A (ja) | デイジタル式比例積分回路 | |
| JPS60215242A (ja) | デイジタル式比例積分回路 | |
| JPH0583007B2 (ja) | ||
| JPS60215240A (ja) | デイジタル式比例積分回路 | |
| JPS60215241A (ja) | デイジタル式比例積分回路 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPH0446005B2 (ja) | ||
| JPS6010914A (ja) | オ−トゼロ回路 | |
| JPS60217732A (ja) | Ｄ／ａコンバ−タ装置 | |
| JPS59128636A (ja) | デイジタル式積分回路 | |
| JPH0142434B2 (ja) | ||
| JPS60191513A (ja) | デイジタル式積分回路 | |
| JPS59111535A (ja) | デイジタル式積分回路 | |
| JPS59224917A (ja) | デイジタル・アナログ変換器 | |
| JPH0648434Y2 (ja) | 電圧―パルス幅変換器 | |
| JPS5816767B2 (ja) | Ａ／ｄ変換器 | |
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| JP3453826B2 (ja) | 積分値または平均値を得る演算器 | |
| JPH0123005B2 (ja) | ||
| Suzuki et al. | A new single-chip C/sup 2/MOS A/D converter for microprocessor systems-Penta-Phase Integrating C/sup 2/MOS A/D converter |