JPS59123060A - デ−タ送受制御方式 - Google Patents
デ−タ送受制御方式Info
- Publication number
- JPS59123060A JPS59123060A JP22928782A JP22928782A JPS59123060A JP S59123060 A JPS59123060 A JP S59123060A JP 22928782 A JP22928782 A JP 22928782A JP 22928782 A JP22928782 A JP 22928782A JP S59123060 A JPS59123060 A JP S59123060A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- buffers
- data
- data transfer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、データ送受制御方式、特に例えば磁気ディス
クと磁気テープとの間のデータ転送を仲介する如きデー
タ送受制御装置において、上記磁気テープ用の第１のバ
ッファと上記磁気ディスク用の第２のバッファとを夫々
８動せしめ【おいて同時にクロックを印加するようにし
て同時スタートを可能にしたデータ送受制御方式に関す
るものである。
クと磁気テープとの間のデータ転送を仲介する如きデー
タ送受制御装置において、上記磁気テープ用の第１のバ
ッファと上記磁気ディスク用の第２のバッファとを夫々
８動せしめ【おいて同時にクロックを印加するようにし
て同時スタートを可能にしたデータ送受制御方式に関す
るものである。
（Ｂ） 技術の背景と問題点
例えば比較的小規模のホスト・データ処理装置を有する
データ処理システムにおいて、磁気テープと磁気ディス
クとの間でのデータ転送を行わせるに当って、上記ホス
ト・データ処理装置による直接の関与をなくして上記転
送を行わせるために、ホスト−データ処理装置からの指
令にもとづいて上記転送を行うデータ送受制御装置をも
うけることが考慮されている。
データ処理システムにおいて、磁気テープと磁気ディス
クとの間でのデータ転送を行わせるに当って、上記ホス
ト・データ処理装置による直接の関与をなくして上記転
送を行わせるために、ホスト−データ処理装置からの指
令にもとづいて上記転送を行うデータ送受制御装置をも
うけることが考慮されている。
該データ送受制御装置は、主メモリ経由で上記データ転
送を行うことなく、磁気テープ用の第１のバッファと磁
気ディスク用の第２のバッファとをもうけ、両者バッフ
ァ間でデータの写しかえを行うことによって、上記磁気
テープと磁気ディスクとの間のデータ転送を行うように
している。このようなデータ送受制御装置においては、
一般にマイク０−プロセッサによるマイクｎプログラム
処理によって上記データ転送を制御することとなるが、
このために第１のバッファに対して起動指示を行うと共
に第２のバッファに対して同じように起動指示を行って
、両者バッファを同時にスタートせしめることが必要と
なる。
送を行うことなく、磁気テープ用の第１のバッファと磁
気ディスク用の第２のバッファとをもうけ、両者バッフ
ァ間でデータの写しかえを行うことによって、上記磁気
テープと磁気ディスクとの間のデータ転送を行うように
している。このようなデータ送受制御装置においては、
一般にマイク０−プロセッサによるマイクｎプログラム
処理によって上記データ転送を制御することとなるが、
このために第１のバッファに対して起動指示を行うと共
に第２のバッファに対して同じように起動指示を行って
、両者バッファを同時にスタートせしめることが必要と
なる。
（Ｑ 発明の目的と構成
本発明は上記の点を解決することを目的としており、本
発明のデータ送受制御方式は第１種の入出力デバイスに
対応して当該第１種の入出力デバイス用の第１バツフア
をそなえると共に、第２種の入出力デバイスに対応して
当該第２種の入出力デバイス用の第２バツフアをそなえ
たデータ送受制御装置において、上記第１バツフアを用
いて行う上記第１種の入出力デバイスとの間の第１のデ
ータ転送、上記第２バツフアを用いて行う上記第２種の
入出力デバイスとの間の第２のデータ転送および第１バ
ツフアと第２バツフアとを用いて行う上記第１種の入出
力デバイスと第２種の入出力デバイスとの間の第３のデ
ータ転送とを夫々独立に制御可能に構成されてなり、上
記第３種のデータ転送を開始するに当って上記第１バツ
フアと第２バツフアとに夫々データ転送起動を行５と共
に両者バッファに対して同期した状態でクロックを同時
に印加して同時スタートを行わせるよう構成したことを
特徴としている。以下図面を参照しつつ説明する。
発明のデータ送受制御方式は第１種の入出力デバイスに
対応して当該第１種の入出力デバイス用の第１バツフア
をそなえると共に、第２種の入出力デバイスに対応して
当該第２種の入出力デバイス用の第２バツフアをそなえ
たデータ送受制御装置において、上記第１バツフアを用
いて行う上記第１種の入出力デバイスとの間の第１のデ
ータ転送、上記第２バツフアを用いて行う上記第２種の
入出力デバイスとの間の第２のデータ転送および第１バ
ツフアと第２バツフアとを用いて行う上記第１種の入出
力デバイスと第２種の入出力デバイスとの間の第３のデ
ータ転送とを夫々独立に制御可能に構成されてなり、上
記第３種のデータ転送を開始するに当って上記第１バツ
フアと第２バツフアとに夫々データ転送起動を行５と共
に両者バッファに対して同期した状態でクロックを同時
に印加して同時スタートを行わせるよう構成したことを
特徴としている。以下図面を参照しつつ説明する。
（至）発明の実施例
第１図は本発明にい５データ送受制御装置が−笑施例シ
ステム内で占める位置を説明する説明図、第２図は本発
明の一実施例要部構成を示す。
ステム内で占める位置を説明する説明図、第２図は本発
明の一実施例要部構成を示す。
第１図において、１はホスト・データ処理装置、２は本
発明にいうデータ送受制御装置、３は磁気テープ、４は
磁気ディスク、５はホスト９インタフ工−ス制御部、６
は磁気テープ用の第１のバッファ、７は磁気ディスク用
の第２のバッファ、８は第１のバッファ用ダイレクト・
メモリ・アクセス・コントローラ（以下ＤＭＡＣ，Ａと
いう）、９は第２のバッファ用ダイレクトーメモリ・ア
クセス・コントローラ（以下ＤＭＡＣ，Ｂという）、１
０は磁気テープ制御部、１１は磁気ディスク制御部、１
２はマイクロプロセッサ、１３はＲＯＭ、１４はＲＡＭ
、１５．１６は夫々ゲートを表わしている。
発明にいうデータ送受制御装置、３は磁気テープ、４は
磁気ディスク、５はホスト９インタフ工−ス制御部、６
は磁気テープ用の第１のバッファ、７は磁気ディスク用
の第２のバッファ、８は第１のバッファ用ダイレクト・
メモリ・アクセス・コントローラ（以下ＤＭＡＣ，Ａと
いう）、９は第２のバッファ用ダイレクトーメモリ・ア
クセス・コントローラ（以下ＤＭＡＣ，Ｂという）、１
０は磁気テープ制御部、１１は磁気ディスク制御部、１
２はマイクロプロセッサ、１３はＲＯＭ、１４はＲＡＭ
、１５．１６は夫々ゲートを表わしている。
図示の場合、ホスト・データ処理装置１からの磁気ディ
スクに対するコマンドを従来のまま用い、磁気テープに
対する；マントは制御用パラメータ内に記述しておくよ
うにされる。このことから、ホスト・データ処理装置１
と磁気ディスク４との間のデータ転送は、第２のバッフ
ァ７を用いて図示ゲート１６を介して行われる。これに
対して、ホスト・データ処理装置１と磁気テープ３との
間のデータ転送は、ホストからのコマンドと上記制御用
パラメータとからテープ用コマンドを抽出し磁気テープ
へテープ−コマンドを発することによって実施され、デ
ータ送受は第１のバッファ６を用いてホスト・インタフ
ェース制御部５を経由して行われる。また、磁気テープ
３と磁気ディスク４との間のデータ転送は、第１のバッ
ファ６と第２のバッファ７との間で図示ゲート１５経出
で行われる。そして、第１のバッファ６を用いるデータ
転送は図示ＤＭＡＣ，Ａｆ３によって制御され、第２の
バッファ７を用いるデータ転送は図示ＤＭＡＣ，Ｂ９に
よって制御される。
スクに対するコマンドを従来のまま用い、磁気テープに
対する；マントは制御用パラメータ内に記述しておくよ
うにされる。このことから、ホスト・データ処理装置１
と磁気ディスク４との間のデータ転送は、第２のバッフ
ァ７を用いて図示ゲート１６を介して行われる。これに
対して、ホスト・データ処理装置１と磁気テープ３との
間のデータ転送は、ホストからのコマンドと上記制御用
パラメータとからテープ用コマンドを抽出し磁気テープ
へテープ−コマンドを発することによって実施され、デ
ータ送受は第１のバッファ６を用いてホスト・インタフ
ェース制御部５を経由して行われる。また、磁気テープ
３と磁気ディスク４との間のデータ転送は、第１のバッ
ファ６と第２のバッファ７との間で図示ゲート１５経出
で行われる。そして、第１のバッファ６を用いるデータ
転送は図示ＤＭＡＣ，Ａｆ３によって制御され、第２の
バッファ７を用いるデータ転送は図示ＤＭＡＣ，Ｂ９に
よって制御される。
データ送受制御装置２は上述の如く構成されており、磁
気テープ３と磁気ディスク４との間のデータ転送は、バ
ッファ６と７との間でゲート１５経由で行われる。この
場合、ＤＭＡＣ，Ａ８による第１のバッファ６に対する
起動と、ＤＭＡＣ，Ｂ ９Ｆ／ｃよる第２のバッファ７
に対する起動とが正しく同時に行われることが必要とな
る。
気テープ３と磁気ディスク４との間のデータ転送は、バ
ッファ６と７との間でゲート１５経由で行われる。この
場合、ＤＭＡＣ，Ａ８による第１のバッファ６に対する
起動と、ＤＭＡＣ，Ｂ ９Ｆ／ｃよる第２のバッファ７
に対する起動とが正しく同時に行われることが必要とな
る。
第２図はこの点を解決した本発明の一実施例要部構成を
示している。第２図において、符号６゜７．８，９，１
５は第１図に対応しており、１７゜１８は夫々デコーダ
であって複数個分存在するチャネル中のどれが転送セレ
クトされているかを決定するもの、１９．２０は夫々選
択回路であって上記中対入出力デバイス（磁気テープや
磁気ディスクなど）に対する転送と（１１）対ホスト・
データ処理装置に対する転送と１＋＋０バッファ間転送
と夫々のいずれか１つを選択してそのタイミングを与え
るもの、２１．２２は夫々アンド・ゲートを表わしてい
る。
示している。第２図において、符号６゜７．８，９，１
５は第１図に対応しており、１７゜１８は夫々デコーダ
であって複数個分存在するチャネル中のどれが転送セレ
クトされているかを決定するもの、１９．２０は夫々選
択回路であって上記中対入出力デバイス（磁気テープや
磁気ディスクなど）に対する転送と（１１）対ホスト・
データ処理装置に対する転送と１＋＋０バッファ間転送
と夫々のいずれか１つを選択してそのタイミングを与え
るもの、２１．２２は夫々アンド・ゲートを表わしてい
る。
上述の如く、第１のバッファ６と第２のバッファ７との
間のデータ転送に関してＤＭＡＣ，Ａ８およびＤＭＡＣ
，Ｂ９が夫々転送を行う段階になると、チャネル・セレ
クト信号ＴＸＡＫＡとＴＸＡＫＢとを出力すると共に、
転送中を表わする信号ＴＸ８ＴＢを出力する。図示の場
合、この点に着目している。今ＤＭＡＣ，Ａ ８が上記
信号ＴＸＡＫＡ、 ＴＸＡＫＢ、 ＴＸＳＴＢを発する
と、デコーダ１７がこれを解読して、選択回路１９に通
知すると共に、アンドウゲート２１の一方の入力を論理
「１」にする。このとき、選択回路１９にはクロックＣ
ＬＯＣＫが印加されているが図示アンド番ゲート２２の
出力が論理「０」のままにあり、選択回路１９が信号ｌ
Ｉ６２ＤＭＡを発し、てな（、第１のバッファ６は第１
バイト目を待つタイミングで停止している。またＤＭＡ
Ｃ，Ｂ ９が上記信号ＴＸＡＫＡ、 ＴＸＡＫＢ、 Ｔ
ＸＳＴＢを発すると、デコーダ１８がこれを解読して、
選択回路２０に通知すると共に、アンド・ゲート２１の
他方の入力を論理「１」にする。このとき、図示「バッ
ファ間転送タイミング」信号は論理「１」にあることか
ら、アンド・ゲート２１がオンされるとアンド・ゲート
２２もオンされ、選択回路１９．２０が夫々同時に信号
φ、ＤＭＡを発し、両者バッファ６と７とが同時にスタ
ートする。即ち、例えば第１のバッファ６の内容が読出
されて第２のバッファ７に書込まれる。
間のデータ転送に関してＤＭＡＣ，Ａ８およびＤＭＡＣ
，Ｂ９が夫々転送を行う段階になると、チャネル・セレ
クト信号ＴＸＡＫＡとＴＸＡＫＢとを出力すると共に、
転送中を表わする信号ＴＸ８ＴＢを出力する。図示の場
合、この点に着目している。今ＤＭＡＣ，Ａ ８が上記
信号ＴＸＡＫＡ、 ＴＸＡＫＢ、 ＴＸＳＴＢを発する
と、デコーダ１７がこれを解読して、選択回路１９に通
知すると共に、アンドウゲート２１の一方の入力を論理
「１」にする。このとき、選択回路１９にはクロックＣ
ＬＯＣＫが印加されているが図示アンド番ゲート２２の
出力が論理「０」のままにあり、選択回路１９が信号ｌ
Ｉ６２ＤＭＡを発し、てな（、第１のバッファ６は第１
バイト目を待つタイミングで停止している。またＤＭＡ
Ｃ，Ｂ ９が上記信号ＴＸＡＫＡ、 ＴＸＡＫＢ、 Ｔ
ＸＳＴＢを発すると、デコーダ１８がこれを解読して、
選択回路２０に通知すると共に、アンド・ゲート２１の
他方の入力を論理「１」にする。このとき、図示「バッ
ファ間転送タイミング」信号は論理「１」にあることか
ら、アンド・ゲート２１がオンされるとアンド・ゲート
２２もオンされ、選択回路１９．２０が夫々同時に信号
φ、ＤＭＡを発し、両者バッファ６と７とが同時にスタ
ートする。即ち、例えば第１のバッファ６の内容が読出
されて第２のバッファ７に書込まれる。
（均 発明の詳細
な説明した如く、本発明によれば、例えば磁気テープ用
の第１のバッファと磁気ディスク用の第２のバッファと
が存在し、磁気テープと磁気ディスクとの間のデータ転
送を上記バッファ間の転送によって行う如き、いわば特
殊タイプのデータ送受制御装置において、上記夫々のバ
ッファを同時スタートせしめることが簡単に行い得るも
のとなる。
の第１のバッファと磁気ディスク用の第２のバッファと
が存在し、磁気テープと磁気ディスクとの間のデータ転
送を上記バッファ間の転送によって行う如き、いわば特
殊タイプのデータ送受制御装置において、上記夫々のバ
ッファを同時スタートせしめることが簡単に行い得るも
のとなる。
第１図は本発明にいうデータ送受制御装置が一実施例シ
ステム内で占める位置を説明する説明図。 第２図は本発明の一実施例要部構成を示す。 図中、１はホスト・データ処理装置、２はデータ送受制
御装置、３は磁気テープ、４は磁気ディスク、５はホス
ト・インタフェース制御部、６は第１のバッファ、７は
第２のバッファ、８，９は夫々ダイレクト・メモリ・ア
クセス・コントロー２．１０は磁気テープ制御部、１１
は磁気ディスクの制御部、１２はマイクロプロセッサを
表わしている。 特許出原人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
ステム内で占める位置を説明する説明図。 第２図は本発明の一実施例要部構成を示す。 図中、１はホスト・データ処理装置、２はデータ送受制
御装置、３は磁気テープ、４は磁気ディスク、５はホス
ト・インタフェース制御部、６は第１のバッファ、７は
第２のバッファ、８，９は夫々ダイレクト・メモリ・ア
クセス・コントロー２．１０は磁気テープ制御部、１１
は磁気ディスクの制御部、１２はマイクロプロセッサを
表わしている。 特許出原人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
Claims (1)
- 第１種の入出力デバイスに対応して当該第１種の入出力
デバイス用の第１バツフアをそなえると共に、第２種の
入出力デバイスに対応して当該第２種の入出力デバイス
用の第２バツフアをそなえたデータ送受制御装置におい
□て、上記第１ノくソファを用いて行う上記第１種の入
出力デノ（イスとの間の第１のデータ転送、上記第２）
（ソファを用いて行う上記第２種の入出力デバイスとの
間の第２のデータ転送、および第１バツフアと第２）（
ソファとを用いて行う上記第１種の・入出力デ／くイス
と、 第２種の入出力デバイスとの・間の第３のデータ
転送とを夫々独立に制御可能に構成されてなり、上記第
３種のデータ転送を開始するに当って上記第１バツフア
と第２バツフアとに夫々データ転送起動を行うと共に、
両者バッファに対して同期した状態でクロックを同時に
印加して同時スタートを行わせるよう構成したことを特
徴とするデータ送受制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22928782A JPS59123060A (ja) | 1982-12-29 | 1982-12-29 | デ−タ送受制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22928782A JPS59123060A (ja) | 1982-12-29 | 1982-12-29 | デ−タ送受制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123060A true JPS59123060A (ja) | 1984-07-16 |
Family
ID=16889749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22928782A Pending JPS59123060A (ja) | 1982-12-29 | 1982-12-29 | デ−タ送受制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123060A (ja) |
-
1982
- 1982-12-29 JP JP22928782A patent/JPS59123060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59123060A (ja) | デ−タ送受制御方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JP2000222279A (ja) | メモリの制御装置および制御方法 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS63149751A (ja) | 直接メモリアクセス制御回路の半二重通信方式 | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JPH0430616B2 (ja) | ||
| JPH0142010B2 (ja) | ||
| JPH0227467A (ja) | 演算装置間の同期方法 | |
| JPS62196730A (ja) | デ−タ処理装置のステ−ジ制御方式 | |
| JPS6155196B2 (ja) | ||
| JPS581812B2 (ja) | デ−タ処理システム | |
| JPS63213053A (ja) | デ−タ転送方式 | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPS62150452A (ja) | 周辺コントロ−ラ | |
| JPS5924346A (ja) | マイクロプログラム制御装置 | |
| JPH05165741A (ja) | 入出力処理装置 | |
| JPH01111256A (ja) | スモールコンピュータシステムインターフエイスホストアダプタ装置 | |
| JPS60175164A (ja) | Ｄｍａ制御回路 | |
| JPS5897730A (ja) | デ−タ処理装置 | |
| JPH01129653A (ja) | 画像処理装置 | |
| JPS62295166A (ja) | Ｍｐｕ間のデ−タ伝送装置 | |
| JPH03110681A (ja) | 画像情報の連続読取り処理方法 |