JPS5915876A - 回路動作記憶装置 - Google Patents
回路動作記憶装置Info
- Publication number
- JPS5915876A JPS5915876A JP57124388A JP12438882A JPS5915876A JP S5915876 A JPS5915876 A JP S5915876A JP 57124388 A JP57124388 A JP 57124388A JP 12438882 A JP12438882 A JP 12438882A JP S5915876 A JPS5915876 A JP S5915876A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- stopped
- address
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はディジタル回路の動作を記憶する回路動作記憶
装置に係わり、特にマイクロプロセッサ応用回路等の複
雑な回路動作の分析に好適な回路動作記憶装置に関する
。
装置に係わり、特にマイクロプロセッサ応用回路等の複
雑な回路動作の分析に好適な回路動作記憶装置に関する
。
ディジタル回路に誤動作等の過渡的現象が発生した場合
、その原因を分析するには、現象発生時の回路動作を繰
シ返し再生させこれを分析装置にかけて調べるのが最も
効果的である。しかしながら、従来のディジタル分析装
置には、このような再生機能が設けられていなかったた
め、ディジタル回路に誤動作状態を再現させるべく各種
操作を施こさなければならなかった。また、この分析装
置は測定器や表示器等を備え、かなシ大型、高価になる
ため、これを常設することはスペース的にも経済的にも
問題があった。
、その原因を分析するには、現象発生時の回路動作を繰
シ返し再生させこれを分析装置にかけて調べるのが最も
効果的である。しかしながら、従来のディジタル分析装
置には、このような再生機能が設けられていなかったた
め、ディジタル回路に誤動作状態を再現させるべく各種
操作を施こさなければならなかった。また、この分析装
置は測定器や表示器等を備え、かなシ大型、高価になる
ため、これを常設することはスペース的にも経済的にも
問題があった。
本発明はディジタル回路に発生する過渡的現象を確実に
繰り返し再生することができ、これを分析装置にかける
ことによ多回路動作分析を容易に行なうことのできる回
路動作記憶装置を提供することを目的とする。
繰り返し再生することができ、これを分析装置にかける
ことによ多回路動作分析を容易に行なうことのできる回
路動作記憶装置を提供することを目的とする。
このため、本発明は被分析回路であるディジタル回路の
動作状態をディジタル記憶回路に順次サイクリックに書
き込むことによシ、常時最新のデータから一定量を記憶
させ、ディジタル回路に過渡的現象が発生したとき、前
記書き込みを停止するととＫより、そのときのデータを
保持する回路動作記憶装置を分析装置とは切シ離して設
け、回路分析する場合には分析装置を接続して前記現象
発生時の保持内容を繰υ返し出力させるようＫしたこと
を特徴とする。
動作状態をディジタル記憶回路に順次サイクリックに書
き込むことによシ、常時最新のデータから一定量を記憶
させ、ディジタル回路に過渡的現象が発生したとき、前
記書き込みを停止するととＫより、そのときのデータを
保持する回路動作記憶装置を分析装置とは切シ離して設
け、回路分析する場合には分析装置を接続して前記現象
発生時の保持内容を繰υ返し出力させるようＫしたこと
を特徴とする。
以下、本発明は図面に示す実施例を参照して説明する。
図は本発明の一実施例を示す回路動作記憶装置のブロッ
ク構成図で、１は被分析回路であるディジタル回路、２
はバッファ回路、３は操作Ａ？量ネル４は主制御回路、
５はアドレスカウンタ、６はディジタル記憶回路、７は
常時は切離し必要に応じて接続される分析装置である。
ク構成図で、１は被分析回路であるディジタル回路、２
はバッファ回路、３は操作Ａ？量ネル４は主制御回路、
５はアドレスカウンタ、６はディジタル記憶回路、７は
常時は切離し必要に応じて接続される分析装置である。
被分析回路１からの被記憶データ１０とこの被記憶デー
タ１０と同期する同期信号９とトリガ信号８はパ、、７
ア回路２を経て、主制御回路４に入力される。主制御回
路４は、操作・量ネル３からの操作信号１１に応じてア
トＶスカウ／り５に対してはアドレス歩進信号１２を出
力し、また、７” ４ノタル記憶回路６に対してリード
ライト切替信号１３とライトデータ１４を出力する。デ
ィジタル記憶回路６はアドレス歩進信号１２に応じてア
ドレス信号１５を発生する。また、ディジタル記憶回路
６のリードデータ１６は分析装置７に入力可能となって
いる。
タ１０と同期する同期信号９とトリガ信号８はパ、、７
ア回路２を経て、主制御回路４に入力される。主制御回
路４は、操作・量ネル３からの操作信号１１に応じてア
トＶスカウ／り５に対してはアドレス歩進信号１２を出
力し、また、７” ４ノタル記憶回路６に対してリード
ライト切替信号１３とライトデータ１４を出力する。デ
ィジタル記憶回路６はアドレス歩進信号１２に応じてア
ドレス信号１５を発生する。また、ディジタル記憶回路
６のリードデータ１６は分析装置７に入力可能となって
いる。
先ず、トリガ信号８がオンしていないときは、アドレス
カウンタ５に対して同期信号９に順じたアドレス歩進信
号１２が入力されるため、アドレスカウンタ５のアドレ
ス信号１５は順次変化し、ディジタル記憶回路６に入力
する。また、ディジタル記憶回路６には、主制御回路４
′Ｊｋ経て、リードライト信号１３がライトモードとし
て入力され、被記憶データ１０に順じたライトデータが
入力されるため、ディジタル記憶回路６には被分析回路
１０回路動作がアドレスカウンタ５のディジタルビット
数に応じた記憶容量分だけ、最新データが繰り返し記憶
されていることになる。
カウンタ５に対して同期信号９に順じたアドレス歩進信
号１２が入力されるため、アドレスカウンタ５のアドレ
ス信号１５は順次変化し、ディジタル記憶回路６に入力
する。また、ディジタル記憶回路６には、主制御回路４
′Ｊｋ経て、リードライト信号１３がライトモードとし
て入力され、被記憶データ１０に順じたライトデータが
入力されるため、ディジタル記憶回路６には被分析回路
１０回路動作がアドレスカウンタ５のディジタルビット
数に応じた記憶容量分だけ、最新データが繰り返し記憶
されていることになる。
被分析回路ＩＫ誤動作等が発生し、トリガ信号８がオン
すると、主制御回路４からのアドレス歩進信号１２がス
トップし、アドレスカウンタ５の動作もストップする。
すると、主制御回路４からのアドレス歩進信号１２がス
トップし、アドレスカウンタ５の動作もストップする。
−万、リードライト切替信号１３もリードモードとなる
ため、ディジタル記憶回路６はライト動作を停止して、
トリガ信号８がオンする直前の被分析回路１０回路動作
を記憶することになる。
ため、ディジタル記憶回路６はライト動作を停止して、
トリガ信号８がオンする直前の被分析回路１０回路動作
を記憶することになる。
この後、操作ノ量ネル３を操作すると再びアドレス歩進
信号が出力されるため、アドレスカウンタ５が動作する
がリードモードとなっているため、ディジタル記憶回路
６はアドレス信号１５に応じたリードデータ１６を分析
装置７に出力することになる。このとき、ディジタル記
憶回路６はり一ドモードであ、るため、被分析回路１の
動作に関係なく、トリが信号８がオンする直前の回路動
作を再生することができる。
信号が出力されるため、アドレスカウンタ５が動作する
がリードモードとなっているため、ディジタル記憶回路
６はアドレス信号１５に応じたリードデータ１６を分析
装置７に出力することになる。このとき、ディジタル記
憶回路６はり一ドモードであ、るため、被分析回路１の
動作に関係なく、トリが信号８がオンする直前の回路動
作を再生することができる。
（５）
〔発明の効果〕
以上のように本発明によれば、ディジタル記憶回路部分
から分析装置部分を切り離して用いることができるので
、分析時におけるスペースおよびコスト面での著しい改
善が得られる。また、各動作ステップ毎に回路動作を記
憶するのみならず、記憶時の回路動作を繰り返し再生す
ることが可能となるため、回路動作分析を容易に行なう
ことができるようになる。
から分析装置部分を切り離して用いることができるので
、分析時におけるスペースおよびコスト面での著しい改
善が得られる。また、各動作ステップ毎に回路動作を記
憶するのみならず、記憶時の回路動作を繰り返し再生す
ることが可能となるため、回路動作分析を容易に行なう
ことができるようになる。
のブロック構成図である。
１・・・被分析回路、２・・・バッファ回路、３・・・
操作パネル、４・・・主制御回路、５・・・アドレスカ
ウンタ、６・・・ディジタル記憶回路、７・・・分析回
路、８・・・トリガ信号、９・・・同期信号、１０・・
・被記憶データ、１１・・・操作信号、１２・・・アド
レス歩進信号、１３・・・リードライト切替信号、１４
・・・ライトデータ、１５・・・アドレス信号、１６・
・・リードデータ。
操作パネル、４・・・主制御回路、５・・・アドレスカ
ウンタ、６・・・ディジタル記憶回路、７・・・分析回
路、８・・・トリガ信号、９・・・同期信号、１０・・
・被記憶データ、１１・・・操作信号、１２・・・アド
レス歩進信号、１３・・・リードライト切替信号、１４
・・・ライトデータ、１５・・・アドレス信号、１６・
・・リードデータ。
（７３１７） 代理人 弁理士 則 近 憲 ＃＃（
ほか１名）（６）
ほか１名）（６）
Claims (1)
- ディジタル回路の動作信号をディソタル記憶回路に常時
サイクリックに記憶させる手段と、前記ディジタル回路
に過渡的回路動作が発生したときに変化する信号をトリ
ガ信号として前記ディソタル記憶回路の記憶動作を停止
させる手段と、操作パネルの操作により前記ディジタル
回路の内容を記憶動作と同一順序で繰シ返し読み出すこ
とにより、記憶停止直、前のディジタル回路の動作を繰
シ返し再生させる手段とを具備してなることを特徴とす
る回路動作記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124388A JPS5915876A (ja) | 1982-07-19 | 1982-07-19 | 回路動作記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124388A JPS5915876A (ja) | 1982-07-19 | 1982-07-19 | 回路動作記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5915876A true JPS5915876A (ja) | 1984-01-26 |
Family
ID=14884173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124388A Pending JPS5915876A (ja) | 1982-07-19 | 1982-07-19 | 回路動作記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208197A (ja) * | 1986-03-10 | 1987-09-12 | ヤンマーディーゼル株式会社 | システムの警報装置 |
-
1982
- 1982-07-19 JP JP57124388A patent/JPS5915876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208197A (ja) * | 1986-03-10 | 1987-09-12 | ヤンマーディーゼル株式会社 | システムの警報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1093288C (zh) | 总线分析器及其测试内总线的方法 | |
| JPS5915876A (ja) | 回路動作記憶装置 | |
| JPH11259335A (ja) | トレーサ装置、トレースデータ圧縮方法および圧縮トレースデータ読み出し方法 | |
| JPH0250495B2 (ja) | ||
| JPH02181237A (ja) | マイクロプロセッサ | |
| JPS6156525B2 (ja) | ||
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JPH0324655A (ja) | メモリ装置 | |
| JPS6084632A (ja) | デイスク制御装置 | |
| JPH05197596A (ja) | トレーサ | |
| JPH05134905A (ja) | チヤネルコマンドワードトレース回路 | |
| JPH05289908A (ja) | プログラムトレーサ | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPH03282632A (ja) | スタックデータ記録機構 | |
| JPH03266246A (ja) | 磁気記録再生装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPH0250740A (ja) | アドレストレーサ | |
| JPS60123938A (ja) | プログラムデバツク方式 | |
| JPS6027052B2 (ja) | 記憶装置アドレス系回路の試験方式 | |
| JPH0573347A (ja) | エミユレーシヨン装置 | |
| JPH04105150A (ja) | 周辺制御装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH0272440A (ja) | プログラム実行ステップ観測方式 | |
| JPH03252999A (ja) | メモリのテスト装置 | |
| JPH06103172A (ja) | メモリに対する試験方法 |