JPS5920058A - 情報処理装置におけるコマンド実行検証方法 - Google Patents
情報処理装置におけるコマンド実行検証方法Info
- Publication number
- JPS5920058A JPS5920058A JP57129900A JP12990082A JPS5920058A JP S5920058 A JPS5920058 A JP S5920058A JP 57129900 A JP57129900 A JP 57129900A JP 12990082 A JP12990082 A JP 12990082A JP S5920058 A JPS5920058 A JP S5920058A
- Authority
- JP
- Japan
- Prior art keywords
- command
- circuit
- command execution
- command step
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（リ 発明の技術分野
本発明は情報処理装置に係り、コマンドが実行されてい
く時のコマンドを、メインクロック以下の最小記録単位
のクロックで計数し、正解「計数と比較することにより
自動診断に使用する様にした情報処理装置におけるコマ
ンド実行検証方法に関する。
く時のコマンドを、メインクロック以下の最小記録単位
のクロックで計数し、正解「計数と比較することにより
自動診断に使用する様にした情報処理装置におけるコマ
ンド実行検証方法に関する。
（２）従来技術及び問題点
情報処理装置の障害発生時の診断において、ロギングと
いうスティタス情報を記憶装置に記録して行き、障害発
生時その情報を調査するという方法があるが、従来はプ
ログラムを構成する命令の実行数をカウントしているた
め、障害発生時、命令単位でしか障害発生箇所がわから
ないため、障害発生の原因の究明に時間を要していた。
いうスティタス情報を記憶装置に記録して行き、障害発
生時その情報を調査するという方法があるが、従来はプ
ログラムを構成する命令の実行数をカウントしているた
め、障害発生時、命令単位でしか障害発生箇所がわから
ないため、障害発生の原因の究明に時間を要していた。
（３）発明の目的
本発明は上記欠点を除去し、障害発生原因の究明が容易
となるコマンド実行検証方法を提供す□ることを目的と
する。
となるコマンド実行検証方法を提供す□ることを目的と
する。
（勾 発明の実施例
上記本発明の目的は、情報処理装置のコマンドの実行に
おいて、情報処理装置がもつメインクロック以下の最小
記録単位のパルスでコマンド実行における準備段階から
終了までの時間全計数記録し、そのコマンドの正解計数
と比較し、コマンド実行検証を行うことを特徴とした情
報処理装置におけるコマンド実行検証方法によって達成
される。
おいて、情報処理装置がもつメインクロック以下の最小
記録単位のパルスでコマンド実行における準備段階から
終了までの時間全計数記録し、そのコマンドの正解計数
と比較し、コマンド実行検証を行うことを特徴とした情
報処理装置におけるコマンド実行検証方法によって達成
される。
（５）発明の構成
以下本発明を実施例に基づいて説明する。
図は、本発明の実施例を示す図で、図中■は発振回路、
■はメインクロック発生回路、■はコマンド制御回路、
■はコマンドレジスタ、■はコマンドステップ計数スタ
ート回路、■はコマンドステップ計数ストップ回路、■
はコマンドステップカウンター、■はコマンドステップ
記憶回路、■はコマンドストップ・エラー検出回路、０
はエラー検出回路、■はコマンドステップレジスター、
■は比較回路、０は正解コマンドステップレジスター、
０はコマンドステップ格納メモリ、■はメモリ制御回路
である。
■はメインクロック発生回路、■はコマンド制御回路、
■はコマンドレジスタ、■はコマンドステップ計数スタ
ート回路、■はコマンドステップ計数ストップ回路、■
はコマンドステップカウンター、■はコマンドステップ
記憶回路、■はコマンドストップ・エラー検出回路、０
はエラー検出回路、■はコマンドステップレジスター、
■は比較回路、０は正解コマンドステップレジスター、
０はコマンドステップ格納メモリ、■はメモリ制御回路
である。
動作について説明すると、発振器■出力は、メインクロ
ック発生回路で分周されて、処理部（図示せず）に入力
される一方コマントステップ計数スタート回路■に直接
入力するユ コマンド制御回路■は処理部が発したコマンドを収集し
、ストアとか、ロードとかのコマンドの判別を行なう。
ック発生回路で分周されて、処理部（図示せず）に入力
される一方コマントステップ計数スタート回路■に直接
入力するユ コマンド制御回路■は処理部が発したコマンドを収集し
、ストアとか、ロードとかのコマンドの判別を行なう。
コマンド制御回路■からコマンドステップ計数スタート
回路■に、コマンドオン信号全入力する一方コマントレ
ジスタ■に実行中のコマンドをセットする。
回路■に、コマンドオン信号全入力する一方コマントレ
ジスタ■に実行中のコマンドをセットする。
コマンドステラフ計数スタート回路■ハコマントオン信
号を受けるとコマンドステップカウンター■全起動する
。
号を受けるとコマンドステップカウンター■全起動する
。
一方コマントストップ・エラー検出回路■は、コマンド
制御回路■からのコマンドストップ信号を受けるとコマ
ンドステップカウンター■のカウント動作を停止させる
とともに、コマンドステップレジスター■にカウト値金
コマンドステップレジスタ■にセットする。
制御回路■からのコマンドストップ信号を受けるとコマ
ンドステップカウンター■のカウント動作を停止させる
とともに、コマンドステップレジスター■にカウト値金
コマンドステップレジスタ■にセットする。
一方メモリ制御回路［相］は、コマンドレジスタ■カラ
のコマンドに基づき、コマンドステップ格納メモリ０か
らコマンド対応のステップ数を読み出し、正解コマンド
ステップレジスタ０にストアしておく。
のコマンドに基づき、コマンドステップ格納メモリ０か
らコマンド対応のステップ数を読み出し、正解コマンド
ステップレジスタ０にストアしておく。
比較回路０は両レジスタの値を比較し、一致すれば、メ
モリ制御回ｗ５（１５、コマンドステップ記憶回路■を
リセットし、次のコマンドのカウントを開始するっ 一万不一致の場合はコマンドステップ記憶回路■にコマ
ンドステップ数をストアする。
モリ制御回ｗ５（１５、コマンドステップ記憶回路■を
リセットし、次のコマンドのカウントを開始するっ 一万不一致の場合はコマンドステップ記憶回路■にコマ
ンドステップ数をストアする。
又、パリティエラー等がエラー検出回路０によυ検出さ
れた場合には、コマンドストップ検出回路■によシコマ
ンドステップ計数ストップ回路を起動し、コマンドステ
ップカウンター■によるカウント動作を停止させろう そして、比較器■では不一致となるのでカウンタ値全コ
マンドステップ記憶回路■にストアする７不一致の場合
において、比較回路■からアラームが出力された場合に
は、コマンドステップ記憶回路■とメモリ制御回路０の
内容音読み出す。
れた場合には、コマンドストップ検出回路■によシコマ
ンドステップ計数ストップ回路を起動し、コマンドステ
ップカウンター■によるカウント動作を停止させろう そして、比較器■では不一致となるのでカウンタ値全コ
マンドステップ記憶回路■にストアする７不一致の場合
において、比較回路■からアラームが出力された場合に
は、コマンドステップ記憶回路■とメモリ制御回路０の
内容音読み出す。
−万年一致の場合において、アラームが出力されなかっ
た場合には、他の原因によるエラー、例えばパリティ・
エラー発生時に読み出す様にする。
た場合には、他の原因によるエラー、例えばパリティ・
エラー発生時に読み出す様にする。
（６）発明の効果
以上の如く、本発明によれば、コマンドの実行ステップ
数をカウントし、正解と比較し、不一致の場合、ステッ
プ数とコマンドをストアするので、障害原因の解析が極
めて容易となる。
数をカウントし、正解と比較し、不一致の場合、ステッ
プ数とコマンドをストアするので、障害原因の解析が極
めて容易となる。
図は、本発明の実施例を示す図で、図中■は発振回路、
■はメインクロック発生回路、■はコマンド制御回路、
■はコマンドレジスタ、■はコマンドステップ計数スタ
ート回路、■はコマンドステップ計数ストップ回路、■
はコマンドステップカウント、■はコマンドステップ記
憶回路、■はコマンドストップ・エラー検出回路、■は
エラー検出回路、０はコマンドステップレジスター、■
は比較回路、０は正解コマンドステップレジスター、０
はコマンドステップ格納メモリ、■はメモリ制御回路で
おる。
■はメインクロック発生回路、■はコマンド制御回路、
■はコマンドレジスタ、■はコマンドステップ計数スタ
ート回路、■はコマンドステップ計数ストップ回路、■
はコマンドステップカウント、■はコマンドステップ記
憶回路、■はコマンドストップ・エラー検出回路、■は
エラー検出回路、０はコマンドステップレジスター、■
は比較回路、０は正解コマンドステップレジスター、０
はコマンドステップ格納メモリ、■はメモリ制御回路で
おる。
Claims (1)
- 情報処理装置のコマンドの実行において、情報処理装置
がもつ、メインクロック以下の最小記録単位のパルスで
、コマンド実行における準備段階から終了までの時間を
計数記録し、そのコマンドの正解計数と比較し、コマン
ド実行検証を行うこと（ｉ：特徴とした情報処理装置に
おけるコマンド実行検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129900A JPS5920058A (ja) | 1982-07-26 | 1982-07-26 | 情報処理装置におけるコマンド実行検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129900A JPS5920058A (ja) | 1982-07-26 | 1982-07-26 | 情報処理装置におけるコマンド実行検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920058A true JPS5920058A (ja) | 1984-02-01 |
| JPS6237416B2 JPS6237416B2 (ja) | 1987-08-12 |
Family
ID=15021150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129900A Granted JPS5920058A (ja) | 1982-07-26 | 1982-07-26 | 情報処理装置におけるコマンド実行検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920058A (ja) |
-
1982
- 1982-07-26 JP JP57129900A patent/JPS5920058A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6237416B2 (ja) | 1987-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607549A (ja) | 故障診断装置 | |
| JPS60201573A (ja) | 光デイスク装置のセクタ開始信号発生回路 | |
| JPS5920058A (ja) | 情報処理装置におけるコマンド実行検証方法 | |
| JPH08297588A (ja) | 二重照合装置 | |
| JPH0750452B2 (ja) | バストレース機構 | |
| SU1541618A1 (ru) | Устройство дл контрол выполнени программ | |
| JPH0410096B2 (ja) | ||
| JP3329221B2 (ja) | Ｌｓｉ試験装置 | |
| SU1056193A1 (ru) | Устройство дл управлени восстановлением микропрограмм при сбо х | |
| JP3917256B2 (ja) | メモリ装置 | |
| JPS58171795A (ja) | メモリチエツク回路 | |
| JPS58102315A (ja) | 書込み補正回路の故障診断方式 | |
| JPS6020250A (ja) | プログラムデイレイトレ−ス方式 | |
| JPH0449435A (ja) | トレース情報記録時の時刻補正方法 | |
| JPH0535455B2 (ja) | ||
| JPS6318223B2 (ja) | ||
| JPS6252649A (ja) | メモリ素子用ハ−ドエラ−検出装置 | |
| JPH0410100B2 (ja) | ||
| JPS59161740A (ja) | パリテイエラ−検出方式 | |
| JPS6121060U (ja) | デイスク型記録媒体検査装置におけるエラ−位置検出装置 | |
| JPH05276570A (ja) | データ伝送装置 | |
| JPS6073756A (ja) | プログラム・トレ−ス装置 | |
| JPS58186861A (ja) | エラ−状態ログ方式 | |
| JPS60254247A (ja) | 擬以故障発生方式 | |
| JPH02191043A (ja) | ディジタル入力回路のチェック方法 |