JPS59211248A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に半導体基板
表面上に、段差部のない薄膜を形成することのできる半
導体装置の製造方法に関する。

従来例の構成とその問題点 ｃｖｐ法で半導体基板上に、薄膜を形成する場合、はぼ
同じ厚さの薄膜が基板上に形成されるため、ＣＶＤ法に
よる薄膜下の基板表面に段差部があるとき、上記薄膜に
も段差部が形成されることになる。

多層配線における従来の方法を第１図に示す。

Ｓｉ基板１上に、厚さ約０．６７ｚｍの５ｉｎ２膜２が
形成されていて、厚さ約０．４７１ｍの第１層目の配線
３（例えば人ｌ、又は導電性ポリシリコン）を形６を第
１層目配線３に直交して形成する。

この場合、第１層目の配線３による段差部６、及びフィ
ールド５ｉｎ２膜２による段差部７が生じて、第２層目
五ｌ配線５が断線しやすいし、微細なパターンを形成す
ることが困難となり、ＬＳＩの歩留りを低下させるとい
う問題がある。

発明の目的 本発明は、半導体基板上の凹凸部を平担にして薄膜を形
成する半導体装置の製造方法を提供するものである。

発明の構成 本発明は、半導体基板上の凹凸部を平担にする方法とし
て、半導体基板上に閉じた高さ及び幅が一定の枠を形成
し、次に、前記枠に接するように板を置き、この板と半
導体基板との空間に、たとえば絶縁物形成材料を揮発性
溶媒に溶かした液体を満たした後、溶媒を揮発させるこ
とにより前記絶縁物形成材料を固化せしめ、半導体基板
表面に凹凸のない平担な薄膜を形成する半導体装置の製
造方法を提供するものである。

実施例の説明 本発明の実施例として、多層配線に適用してＭＯ３ＬＳ
Ｉを製造する場合を第２図Ａ〜第２図Ｅに従って説明す
る。

Ｐ形シリコン基板８上に、厚さ約１μｍの熱酸化５ｉｎ
２膜９を形成し、ホトリソ技術を用いて、トランジスタ
形成狽域１０を形成する。

次に厚さ約ｏ、１μｍのゲート酸化膜１１を、上記と同
様に熱酸化及びホトリソ技術を用いて形成したのち、減
圧ＣＶＤ法で厚さ約１．０μｍ　ポリシリコン膜を形成
し、拡散技術を用いて導電性ポリシリコンとしたのち、
ホトリソ技術によって、ゲート電極１２及び第１層目配
線１３を形成する（第２図人）。

次に、常圧ＣＶＤ法によって、上記シリコン基板上に、
厚さ約４．０μｍのＰＳＧ膜１４を堆積させる。次にホ
トリソ技術を用いて、幅約３０μｍのホトレジスト膜１
５を形成する。ホトレジスト膜１５は、第３図に示すよ
うにＬＳＩチップを分割するスクライブライン２２上に
形成されており、シリコン基板８０周辺では完全に閉じ
ており、内部ではチップの一辺の中央部２３が一辺の約
見の長さで切れるようにパターン形成されている。（第
２図Ｂ及び第３図）０ 次に、上記ホトレジスト膜１６をマスクとして、Ｈ２Ｏ
：ＨＦ＝＝５０：１に混合したエツチング液を用いて上
記ＰＳＧ膜１４を除去する。この場合、熱酸化５ｉｎ２
膜９とｐｓＧ膜１４とのエツチング速度は、ＰＳＧＳｅ
Ｏ２が３０〜６ｏ倍速く、熱酸化５１０２膜９は、はと
んどエツチングされることはない。

次に上記ホトレジスト膜１５を除去して、たとえばｐｓ
ｃ、（リンガラス）より々る枠１６を形成する。枠１６
は幅約３０μｍで、第３図に示すようなスクライブライ
ン２２上に形成されたパターンを持つ（第２図Ｏ）。

次に、枠１６に囲まれた空間１７を満たす材料として、
ノーマルメチルピロリドン（ＩＭＦ）を溶媒として、高
分子ポリアシド酸を溶かした液体、　　を調整する。濃
度は、溶媒ＮＭＰを揮発させた時、体積変化率が約％に
なるように調整しである。又は、溶媒としてエチルアル
コールに、溶質シリカフィルムを同様に調整した液体で
もよい。

上記液体を枠１６に囲まれた空間１７（第３図では２４
）に、高さが枠１６と同じになるように、完全に満す方
法を下記に説明する。１ 上記第２図Ｃのシリコン基板（第４図では２７として示
す）を第４図に示す治具のステージ２゛６上に置き、穴
２６を通して減圧してシリコン基板２７を固定する。次
に上方から治具２８をシリコン基板２７上に、ソフトに
接触させ、バルブ２９を開いて約１０　　’ｔｏｒｒに
減圧することで、上記シリコン基板２７と治具２８を完
全に密着させ、空間１７（２４）を真空度約１０’ｔＯ
ｒｒに保つＯ 次にバルブ２９を閉じ、バルブ３１を開ける。

穴３２は、上記液体を満したタンクに接続されておシ、
空間１７は完全に液体３２で満される。次にバルブ３１
を閉じてバルブ２９を開け、約１ｔｏｒｒに減圧し、さ
らにヒーター３３を約９０６Ｃに保ち、３０分間ベーキ
ングを行うことにより、溶媒ノーマルメチルピロリドン
（ＭＮＰ）を揮発させ１．溶質ポリアシド酸は、脱水し
て高分子ポリイミドとなる０さらに、この状態で１５０
°Ｃ１３０分間のベーキングを経て、最後に３５０’Ｃ
，３０分間のベーキングを行う。

次に、治具２８をシリコン基板２７から離すと、第２図
りに示すように、ポリイミド膜１８が枠１６の内部の形
成される。

次に、前記ポリイミド膜１８をマスクとして、前記枠１
６をエツチングによって除去したのち、以上の方法では
、配線１３．及び配線２ｏの間の鳩間絶縁膜として高分
子材料を用いており、ＣＶＤ法による５１３Ｎ４膜や５
１０２膜に比して、表面でのストレスを減少できるので
基板に歪がほとんど生じず、クラック等の不良が発生し
にくい。丑だ、上記工程では、ポリイミド膜１８は体積
変化率を約％とじたのでポリイミド膜１８の下の段差部
２１は段差部２Ｑのように段差が約μに減少させること
ができ、はとんど平担な表面を得ることができる。故に
、第２層目Ａ７１！配線２０における段差部での断線を
完全に除去でき、微細なパターン形成が可能となり、高
歩留りなＬＳＩが得られる。

以上の工程は、２層配線の場合について述、べているが
、さらにこの方法を、もう一度くβ返すことで、３層配
線にも使用でき、しかも平担の度合いは、まったく変わ
らない。

発明の効果 本発明によれば、薄膜表面をほとんど平担に形成するこ
とができるので、ＭＯＳ　　ＬＳＩやノ（イボーラＬＳ
Ｉの多層配線に適用すれば、微細で歩留りの高い導体配
線を形成するととができる。

【図面の簡単な説明】

第１図は従来の多層配線構造の断面図、第２図Ａ−Ｅは
本発明を多層配線に適用したＭＯ３ＬＳＩの製造工程図
、第３図は本発明の枠を形成する場合の半導体基板表面
上の枠形成領域を示す平面図、第４図は一本発明の薄膜
を形成するだめの装置の概略構成図である。１６，２２
・・・・・・枠、１８・・・・・・薄膜、２８・・・・
・・板、３２・・・・・・絶縁物形成用液体、８，２７
・・・・・・半導体基板０第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 大政 （１）半導体基盤表面上の所定の領域に、所定高さ及び
   幅をもった閉じた枠を形成する工程、前記半導体基板上
   に板を置き、この板と前記半導体との間の空間を減圧し
   、前記空間に絶縁物形成用液体を満して固化せしめ、前
   記半導体基板表面上に薄膜を形成する工程とを備えたこ
   とを特徴とした半導体装置の製造方法。 （２）枠形成時に、枠内部の所定の領域に複数個の前記
   枠と同じ高さを持つ凸部を形成することを特徴とする特
   許請求の範囲第１項に記載の半導体装置の製造方法。 （３）絶縁物形成用液体として溶媒が揮発性の有機物で
   あり溶質が耐熱性の熱硬化性高分子化合物である液体を
   用いることを特徴とする特許請求の範囲第１項に記載の
   半導体装置の製造方法０