JPS5926437Y2 - 計算装置 - Google Patents
計算装置Info
- Publication number
- JPS5926437Y2 JPS5926437Y2 JP1977022734U JP2273477U JPS5926437Y2 JP S5926437 Y2 JPS5926437 Y2 JP S5926437Y2 JP 1977022734 U JP1977022734 U JP 1977022734U JP 2273477 U JP2273477 U JP 2273477U JP S5926437 Y2 JPS5926437 Y2 JP S5926437Y2
- Authority
- JP
- Japan
- Prior art keywords
- register
- variable
- coefficient
- arithmetic unit
- exponent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Complex Calculations (AREA)
Description
【考案の詳細な説明】
本考案はＸに関するべき数関数の計算装置に係り、特に
べき数を記憶するレジスタを用いるものに関する。
べき数を記憶するレジスタを用いるものに関する。
従来、この種計算装置において、Ｘに関する祭式が、ｆ
（Ｘ） ＝ａｎｘ’ ＋ ａｏ１ｘ’−” ＋ ”・
＋ ａｌｘ ＋ａ。
（Ｘ） ＝ａｎｘ’ ＋ ａｏ１ｘ’−” ＋ ”・
＋ ａｌｘ ＋ａ。
で゛ある場合の変数Ｘに対する値を求める計算方式％式
％） ） の如くＸに関する祭式を変形して行われている。
％） ） の如くＸに関する祭式を変形して行われている。
この従来の計算方式はべき数ｎを置数する必要がないと
いう利点がある。
いう利点がある。
しかし、この従来の方式はｎ≧０の場合にのみ適用可能
であるとの制限がある。
であるとの制限がある。
すなわち例えば、ｆ （Ｘ）−２ｘ＋４＋−＋告のよう
な計算式のものには適用することができない。
な計算式のものには適用することができない。
またこの方式では個々の項の計算を行うときべき数が不
明であるため、簡単な回路の変更や追加をするだけでは
、変数Ｘのある値αに対するｆ （Ｘ）の微分値ｆ’
（α）やｆ （Ｘ）のある定積分値ｆ、ｙ ｆ （Ｘ
） ｄｘを求めることはできない。
明であるため、簡単な回路の変更や追加をするだけでは
、変数Ｘのある値αに対するｆ （Ｘ）の微分値ｆ’
（α）やｆ （Ｘ）のある定積分値ｆ、ｙ ｆ （Ｘ
） ｄｘを求めることはできない。
本考案は以上のような点に鑑みて、本考案はカウントダ
ウンタイプのべき数記憶レジスタを備え、そして同じ数
を何度も置数することなく、Ｘに関する祭式ｆ （Ｘ
）＝ａｎｘｎ＋ａ。
ウンタイプのべき数記憶レジスタを備え、そして同じ数
を何度も置数することなく、Ｘに関する祭式ｆ （Ｘ
）＝ａｎｘｎ＋ａ。
、ｘｎ−１＋−・・ａ１ｘ十ａｏに於て、ｎ＜Ｏとなる
領域まで計算するよう計算可能範囲を広げ、また部分的
な回路の変更及び追加によって微分値や積分値も求める
ことができるようにするものである。
領域まで計算するよう計算可能範囲を広げ、また部分的
な回路の変更及び追加によって微分値や積分値も求める
ことができるようにするものである。
本考案は、べき数を記憶するべき数レジスタと、変数値
を記憶する変数レジスタと、係数を記憶する係数レジス
タと、上記べき数レジスタ、変数レジスタ及び係数レジ
スタよりの出力に基づいて、ａ、ｘ’ （ａｏ：係数、
Ｘ：変数、ｎ：べき数）の演算を行なう第１の演算器と
、上記べき数レジスタ、変数レジスタ及び係数レジスタ
よりの出力に基ついて、ｎａｎｘ”の演算を行なう第２
の演算器と、上記べき数レジスタ、変数レジスタ及び係
数レジスｎ 夕よりの出力に基ヴいて、、、Ｘ”Ｉの演算を行なう第
３の演算器と、上記第１乃至第３の演算器の内の一つを
選択的に動作状態にする手段と、累積レジスタと、動作
状態にある演算器よりの出力と上記累積レジスタよりの
出力との加減算を実行し、その結果を上記累積レジスタ
に入力する加減算器と、上記演算器における所定演算動
作終了時に上記べき数を記憶するべき数レジスタの記憶
内容を１カウント変化させる手段とを設ける構成とする
ことにより、Ｘに関する竪穴ｆ （Ｘ）＝ａ。
を記憶する変数レジスタと、係数を記憶する係数レジス
タと、上記べき数レジスタ、変数レジスタ及び係数レジ
スタよりの出力に基づいて、ａ、ｘ’ （ａｏ：係数、
Ｘ：変数、ｎ：べき数）の演算を行なう第１の演算器と
、上記べき数レジスタ、変数レジスタ及び係数レジスタ
よりの出力に基ついて、ｎａｎｘ”の演算を行なう第２
の演算器と、上記べき数レジスタ、変数レジスタ及び係
数レジスｎ 夕よりの出力に基ヴいて、、、Ｘ”Ｉの演算を行なう第
３の演算器と、上記第１乃至第３の演算器の内の一つを
選択的に動作状態にする手段と、累積レジスタと、動作
状態にある演算器よりの出力と上記累積レジスタよりの
出力との加減算を実行し、その結果を上記累積レジスタ
に入力する加減算器と、上記演算器における所定演算動
作終了時に上記べき数を記憶するべき数レジスタの記憶
内容を１カウント変化させる手段とを設ける構成とする
ことにより、Ｘに関する竪穴ｆ （Ｘ）＝ａ。
Ｘｎ＋ａｎ−１ｘ０−１＋・・・ａＩＸ＋ａｏのある変
数値αに対するｆ（Ｘ）の値ｆ （α）、並びに変数Ｘ
のある値αに対するｆ （Ｘ）の微分値ｆ’ （α）及
びｆ （Ｘ）のある定積分値’ｐ ｆ （Ｘ） ｄｘ
を、最大べき数ｎ、変数Ｘ、係数ａ。
数値αに対するｆ（Ｘ）の値ｆ （α）、並びに変数Ｘ
のある値αに対するｆ （Ｘ）の微分値ｆ’ （α）及
びｆ （Ｘ）のある定積分値’ｐ ｆ （Ｘ） ｄｘ
を、最大べき数ｎ、変数Ｘ、係数ａ。
Ｎａｏ−１・・・ａｏを１回置数するだけで求めるよう
にした装置である。
にした装置である。
図は本考案の計算装置の一実施例のブロック図である。
図中、Ａは係数ａｎがキー（図示しない。
）より入力された２進化信号、Ｂは変数Ｘのある値α、
あるいは定積分計算の場合は上限値αがキーより入力さ
れた２進化信号、Ｃはべき数ｎがキーより入力された２
進化信号、Ｇは定積分計算のとき入力される下限値βの
２進化信号を示す。
あるいは定積分計算の場合は上限値αがキーより入力さ
れた２進化信号、Ｃはべき数ｎがキーより入力された２
進化信号、Ｇは定積分計算のとき入力される下限値βの
２進化信号を示す。
１は上記係数ａ、を記憶するレジスタ、２は上記変数Ｘ
のある値αあるいは上限値αを記憶するレジスタ、３は
上記べき数ｎを記憶するレジスタ、１１は上記下限値β
を記憶するレジスタである。
のある値αあるいは上限値αを記憶するレジスタ、３は
上記べき数ｎを記憶するレジスタ、１１は上記下限値β
を記憶するレジスタである。
４は祭式のある項が計算されるときにべき数ｎより１を
引くためのカウントダウン器である。
引くためのカウントダウン器である。
上記レジスタ３とカウントダウン器４はカウントダウン
タイプのカウンタで置き換えることができる。
タイプのカウンタで置き換えることができる。
５は定積分計算をするときに用いられる演算器であって
、 ｘｎ＋Ｉｎ＋１ を演算する。
、 ｘｎ＋Ｉｎ＋１ を演算する。
６はｆ（α）を求める計算をするときに用いられる演算
器であって、ａ、ｘｎを演算する。
器であって、ａ、ｘｎを演算する。
７は微分を計算するときに用いられる演算器であって、
ｎａ、ｘ”を演算する。
ｎａ、ｘ”を演算する。
上記各演算器５，６゜７にはそれぞれ係数ａ。
のレジスタ１、変数Ｘのレジスタ２、べき数ｎのレジス
タ３の出力が導入される。
タ３の出力が導入される。
なお演算器５にだけ下限個１のレジスタ１１の出力も導
入される。
入される。
Ｄは微分計算するときに、キーあるいはスイッチ（図示
しない。
しない。
）より演算器７に供給される信号、Ｅはｆ（α）の値を
求めるときに、キーあるいはスイッチ（図示しない。
求めるときに、キーあるいはスイッチ（図示しない。
）より演算器６に供給される信号、Ｆは定積分計算する
ときにキーあるいはスイッチ（図示しない。
ときにキーあるいはスイッチ（図示しない。
）より演算器５に供給される信号である。
上記演算器５． ６． ７を含む演算装置８の出力は全
て次段の加減算器９に加えられ、以前にレジスタ１０に
記憶されていた数と演算装置８の出力とを計算する。
て次段の加減算器９に加えられ、以前にレジスタ１０に
記憶されていた数と演算装置８の出力とを計算する。
１０は加減器９の出力を記憶するレジスタである。
本考案の計算装置は以上のように構成され次の通り動作
する。
する。
■ ｆ（α）＝ａｎα０＋ａｏ−１α０−１＋・・・＋
ａ１α＋ａｏを求める場合 先ず、ｆ （Ｘ）の値を求めることがキー又はスイッ
チの操作によって指示され、レジスタ１０をクリヤし、
また信号Ｅが発生して演算器６が動作状態となる。
ａ１α＋ａｏを求める場合 先ず、ｆ （Ｘ）の値を求めることがキー又はスイッ
チの操作によって指示され、レジスタ１０をクリヤし、
また信号Ｅが発生して演算器６が動作状態となる。
そして最大べき数ｎがキー人力より与えられ、信号Ｃが
レジスタ３にセットされる。
レジスタ３にセットされる。
また変数Ｘのある値αがキー人力より与えられ信号Ｂが
レジスタ２にセットされる。
レジスタ２にセットされる。
このようにして演算器６でａｎｘｏを演算する準備を整
える。
える。
次に係数ａ。
をキー人力より信号Ａを与えレジスタ１にセットし演算
をスタートさせる。
をスタートさせる。
この演算のスタートをさせる前にレジスタ１０をクリヤ
するように構成することもできる。
するように構成することもできる。
上記スタートによって演算器６が動作しａ。
α０を求める。
この演算結果が加減算器９を通じてレジスタ１０にａ。
α０の結果が記憶される。演算装置８、又は加減算器９
での計算が終ったとき、カウントダウン器４に信号が供
給されレジスタ３の記憶内容は１カウントダウンされ、
ｎ−１がセットされる。
での計算が終ったとき、カウントダウン器４に信号が供
給されレジスタ３の記憶内容は１カウントダウンされ、
ｎ−１がセットされる。
次に係数ａ。
−１をキー人力して信号Ａをレジスタ１にセットして演
算をスタートさせると、前記と同様の動作が行われ、レ
ジスタ１０にはａ。
算をスタートさせると、前記と同様の動作が行われ、レ
ジスタ１０にはａ。
α０＋ａｎ １αｎ−１が求められる。
以後、順次係数がキー人力され演算を行うごとに項の計
算が進み、最後にｆ（α）が求められる。
算が進み、最後にｆ（α）が求められる。
■ ｆ’ （α）を求める場合
まず、ｆ’ （α）を求めることがキー又はスイツチの
操作によって指示され、レジスタ１０をクリヤしまた信
号りを発生して演算器７を動作状態にする。
操作によって指示され、レジスタ１０をクリヤしまた信
号りを発生して演算器７を動作状態にする。
そして最大べき数ｎ、変数α、係数ａ。がキー人力され
、各数値をレジスタ３． ２． １にセットする。
、各数値をレジスタ３． ２． １にセットする。
演算がスタートすると演算器７が動作してｎａｏＸｏ−
１を演算し、その結果がレジスタ１０に記憶される。
１を演算し、その結果がレジスタ１０に記憶される。
この計算が終ったときカウントダウン器４の作用によっ
てレジスタ３は１カウントダウンしてｎ−１がセットさ
れる。
てレジスタ３は１カウントダウンしてｎ−１がセットさ
れる。
次に係数ａ。
−１がキー人力されレジスタ１にセットして演算をスタ
ートさせると、演算器７が動作して加減算器９の計算結
果、即ちｎａ、ｘ（α） −１＋ （ｎ−１） ａｏ
−１Ｘｎ−１が求められる。
ートさせると、演算器７が動作して加減算器９の計算結
果、即ちｎａ、ｘ（α） −１＋ （ｎ−１） ａｏ
−１Ｘｎ−１が求められる。
以上の操作及び動作が繰返されて微分値ｆ（α）が求め
られる。
られる。
■ ｆβｆ （Ｘ）ｄｘを求める場合
まず、定積分計算することがキー又はスイッチの操作に
よって指示され、レジスタ１０をクリヤし、また信号Ｆ
が発生して演算器５が動作するよう演算装置８に命令が
発せられる。
よって指示され、レジスタ１０をクリヤし、また信号Ｆ
が発生して演算器５が動作するよう演算装置８に命令が
発せられる。
そして最大べき数ｎがキー人力より与えられ信号Ｃがレ
ジスタ３にセットされる。
ジスタ３にセットされる。
また定積分の上限αがキー人力より与えられ信号Ｂがレ
ジスタ２にセットされる。
ジスタ２にセットされる。
更に下限値βがキー人力より与えられ信号Ｇがレジスタ
１１にセットされる。
１１にセットされる。
係数ａ。
もキー人力より与えられ信号Ａがレジスタ１にセットさ
れる。
れる。
このようにして演算がスタートすると、初めにレジスタ
１． ２． ３の出力より演算器５でｎ”−＋１α０＋
１を計算して加減算器９を通じてレジスタ１０に記憶さ
せておく。
１． ２． ３の出力より演算器５でｎ”−＋１α０＋
１を計算して加減算器９を通じてレジスタ１０に記憶さ
せておく。
次にレジスタ１．３．１１の出力より演算器５にａｎ
て「汀βｎ＋１を計算して加減算器９で、レジスタ１０
に先に記憶しであるｎ＋１α０＋１より「百βｎ＋１を
引き、この結果をレジスタ１０に記憶させる。
に先に記憶しであるｎ＋１α０＋１より「百βｎ＋１を
引き、この結果をレジスタ１０に記憶させる。
この計算が済んだときカウントダウン器４によってカウ
ンタ３の記憶内容をｎ−１にする。
ンタ３の記憶内容をｎ−１にする。
以上の動作を繰返して最後にレジスタ１０に定積分値を
得る。
得る。
以上のように本考案は、べき数を記憶するべき数レジス
タと、変数値を記憶する変数レジスタと、係数を記憶す
る係数レジスタと、上記べき数レジスタ、変数レジスタ
及び係数レジスタよりの出力に基づいてａｎｘ’ （ａ
、 ：係数、Ｘ：変数、ｎ：べき数）の演算を行なう第
１の演算器と、上記べき数レジスタ、変数レジスタ及び
係数レジスタよりの出力に基づいて、ｎａ、ｘ”の演算
を行なう第２の演算器と、上記べき数レジスタ、変数レ
ジスタ及び係数レジスタよりの出力に基づいて、＝Ｘｎ
＋１の演算を行なう第３の演算器と、上記第１乃至第３
の演算器の内の一つを選択的に動作状態にする手段と、
累積レジスタと、動作状態にある演算器よりの出力と上
記累積レジスタよりの出力との加減算を実行し、その結
果を上記累積レジスタに入力する加減算器と、上記演算
器における所定演算動作終了時に上記すべき数を記憶す
るべき数レジスタの記憶内容を１カウント変化させる手
段とを設けたものであるから、ｆ （Ｘ） ＝ａ、ｘ’
＋ａｎ−１Ｘ０−１＋・・・＋１α＋１゜のある変数値
αに対するｆ（Ｘ）の値ｆ （α）、並びに変数Ｘのあ
る値αに対するｆ （Ｘ）の微分値ｆ’（”）及びｆ
（Ｘ）のある定積分値σｆ（Ｘ）ｄｘの計算が、最大べ
き数ｎ及び変数Ｘのある値αは１回キー人力するだけで
よく、係数ａ。
タと、変数値を記憶する変数レジスタと、係数を記憶す
る係数レジスタと、上記べき数レジスタ、変数レジスタ
及び係数レジスタよりの出力に基づいてａｎｘ’ （ａ
、 ：係数、Ｘ：変数、ｎ：べき数）の演算を行なう第
１の演算器と、上記べき数レジスタ、変数レジスタ及び
係数レジスタよりの出力に基づいて、ｎａ、ｘ”の演算
を行なう第２の演算器と、上記べき数レジスタ、変数レ
ジスタ及び係数レジスタよりの出力に基づいて、＝Ｘｎ
＋１の演算を行なう第３の演算器と、上記第１乃至第３
の演算器の内の一つを選択的に動作状態にする手段と、
累積レジスタと、動作状態にある演算器よりの出力と上
記累積レジスタよりの出力との加減算を実行し、その結
果を上記累積レジスタに入力する加減算器と、上記演算
器における所定演算動作終了時に上記すべき数を記憶す
るべき数レジスタの記憶内容を１カウント変化させる手
段とを設けたものであるから、ｆ （Ｘ） ＝ａ、ｘ’
＋ａｎ−１Ｘ０−１＋・・・＋１α＋１゜のある変数値
αに対するｆ（Ｘ）の値ｆ （α）、並びに変数Ｘのあ
る値αに対するｆ （Ｘ）の微分値ｆ’（”）及びｆ
（Ｘ）のある定積分値σｆ（Ｘ）ｄｘの計算が、最大べ
き数ｎ及び変数Ｘのある値αは１回キー人力するだけで
よく、係数ａ。
、ａｎ、、・・・、ａｏは各項の計算ごとにキー人力す
ればよく、従って操作が簡単になる。
ればよく、従って操作が簡単になる。
また本考案では演算内容の異なる演算器を追加するだけ
で他の大部分を利用して微分値及び定積分値を求めるこ
とができる構成としているので、簡単な回路で所期の目
的を達成することができるものである。
で他の大部分を利用して微分値及び定積分値を求めるこ
とができる構成としているので、簡単な回路で所期の目
的を達成することができるものである。
図は本考案の計算装置の一実施例のブロック図である。
１は係数レジスタ、２は変数レジスタ、３はべき数レジ
スタ、４はカウントダウン器、５は定積分演算器、６は
ａ。 Ｘ０演算器、７は微分演算器、８は演算装置、９は加減
算器、１０はレジスタ。
スタ、４はカウントダウン器、５は定積分演算器、６は
ａ。 Ｘ０演算器、７は微分演算器、８は演算装置、９は加減
算器、１０はレジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 べき数を記憶するべき数レジスタと、 変数値を記憶する変数レジスタと、 係数を記憶する係数レジスタと、 上記べき数レジスタ、変数レジスタ及び係数レジスタよ
りの出力に基づいて、ａｎｘ’ （ａｏ：係数、Ｘ：変
数、ｎ：べき数）の演算を行なう第１の演算器と、 上記べき数レジスタ、変数レジスタ及び係数レジスタよ
りの出力に基づいて、ｎａｎｘ’ ”の演算を行なう第
２の演算器と、 上記べき数レジスタ、変数レジスタ及び係数レジスタよ
りの出力に基づいて１． ：、 ｘｎ＋ １の演算を行
なう第３の演算器と、 上記第１乃至第３の演算器の内の一つを選択的に動作状
態にする手段と、 累積レジスタと、 動作状態にある演算器よりの出力と上記累積レジスタよ
りの出力との加減算を実行し、その結果を上記累積レジ
スタに入力する加減算器と、上記演算器における所定演
算動作終了時に上記べき数を記憶するべき数レジスタの
記憶内容を１カウント変化させる手段とを設けたことを
特徴とする計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977022734U JPS5926437Y2 (ja) | 1977-02-25 | 1977-02-25 | 計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977022734U JPS5926437Y2 (ja) | 1977-02-25 | 1977-02-25 | 計算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53118424U JPS53118424U (ja) | 1978-09-20 |
| JPS5926437Y2 true JPS5926437Y2 (ja) | 1984-08-01 |
Family
ID=28858034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977022734U Expired JPS5926437Y2 (ja) | 1977-02-25 | 1977-02-25 | 計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926437Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522827B2 (ja) * | 1973-12-30 | 1980-06-19 |
-
1977
- 1977-02-25 JP JP1977022734U patent/JPS5926437Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53118424U (ja) | 1978-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3777132A (en) | Method and apparatus for obtaining the reciprocal of a number and the quotient of two numbers | |
| JP2938547B2 (ja) | 演算処理装置 | |
| JPS60140422A (ja) | 演算処理装置 | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| JPS5926437Y2 (ja) | 計算装置 | |
| JPS5939774B2 (ja) | 指数関数の演算方式 | |
| JPS5938849A (ja) | 演算回路 | |
| JPS63254525A (ja) | 除算装置 | |
| JP2951685B2 (ja) | 固定小数点演算器 | |
| JPS5825458Y2 (ja) | 指数表示装置 | |
| JPH06180640A (ja) | 除算装置及び方法 | |
| JPS6054045A (ja) | 除算装置 | |
| JPH05165605A (ja) | 浮動小数点乗算器及び乗算方法 | |
| JP2584516B2 (ja) | 開立計算装置 | |
| JP3277497B2 (ja) | 除算装置 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| JPS62147526A (ja) | 乗算器 | |
| JPS63259720A (ja) | 浮動小数点乗算回路 | |
| JPS60235241A (ja) | 浮動小数点加算回路 | |
| JP2530504B2 (ja) | 浮動小数点演算器 | |
| JPH0484264A (ja) | 積和演算器 | |
| JPH0769785B2 (ja) | 除算装置 | |
| JPH0150930B2 (ja) | ||
| JPH02165327A (ja) | 除算方式 | |
| JPH0322025A (ja) | 指数関数演算装置 |