JPS5960602A - 出力情報ホ−ルド装置 - Google Patents
出力情報ホ−ルド装置Info
- Publication number
- JPS5960602A JPS5960602A JP17180282A JP17180282A JPS5960602A JP S5960602 A JPS5960602 A JP S5960602A JP 17180282 A JP17180282 A JP 17180282A JP 17180282 A JP17180282 A JP 17180282A JP S5960602 A JPS5960602 A JP S5960602A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- section
- timing
- control
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えば計装制御システム、シーケンスコント
ローラなどのＯＮ − ＯＦＦ制御の情報をホールドし
、故障時においても運転を殺竹させる出力情報ホールド
装置に関する。
ローラなどのＯＮ − ＯＦＦ制御の情報をホールドし
、故障時においても運転を殺竹させる出力情報ホールド
装置に関する。
従来、モータのＯＮ − ＯＦＦ制ｆ＋和、パルプの開
閉制御などにコントローラが用いられているが、このコ
ン）・ローラあるいはコントローラに接続しているコン
ピュータ等が何かの原因により故障すると、制御されて
いるはずのモータ等が突然回転したりする事態が起こり
大変危険である。
閉制御などにコントローラが用いられているが、このコ
ン）・ローラあるいはコントローラに接続しているコン
ピュータ等が何かの原因により故障すると、制御されて
いるはずのモータ等が突然回転したりする事態が起こり
大変危険である。
このため、従来第１図に示すようなリードバック方式と
呼ばれる装置が用いられている。このυ〜ドパ、夕方式
の装置は、出力ドライバ部１でバス２からの機器のａＮ
−ＯＦＦ信号３，４をとらえ、このＯＮ −ＯＦＦ信号
３，４により複数のラッチ形リレー５を付勢させてＯＮ
、 ＯＦＦかのいずれかを保持しておき、かつラッチ
形リレー５の１つの接点６からコントローラ側Ａの入カ
バッフア部７ヘリードバツク信号８をフィードバックさ
せるものである。すなわち、コントローラ側への出力の
最終段部にホールド部Ｂ（たとえばラッチ形リレー、半
導体形ラッチ回路またはノリツノフロツノ等）を設け、
このホールト９郡Ｂ Ｋ ＯＮ −ＯＦＦの状態を保、
持させておくものである。よって、コントローラ側Ａが
故障したとしてもホールド部Ｂによシ故障前の動作を続
行させることができる。しかし、第２図の如く診断部９
に対してコントローラ１０．１１を二重化した場合には
切換信号１２により切換スイッチＩ３を切換えてコント
ローラ１０．１１をボールドｆ（Ｓ１４に接続し、これ
によりＯＮ −ＯＦＦ信号をコントローラ１０．１１へ
送ることになる。
呼ばれる装置が用いられている。このυ〜ドパ、夕方式
の装置は、出力ドライバ部１でバス２からの機器のａＮ
−ＯＦＦ信号３，４をとらえ、このＯＮ −ＯＦＦ信号
３，４により複数のラッチ形リレー５を付勢させてＯＮ
、 ＯＦＦかのいずれかを保持しておき、かつラッチ
形リレー５の１つの接点６からコントローラ側Ａの入カ
バッフア部７ヘリードバツク信号８をフィードバックさ
せるものである。すなわち、コントローラ側への出力の
最終段部にホールド部Ｂ（たとえばラッチ形リレー、半
導体形ラッチ回路またはノリツノフロツノ等）を設け、
このホールト９郡Ｂ Ｋ ＯＮ −ＯＦＦの状態を保、
持させておくものである。よって、コントローラ側Ａが
故障したとしてもホールド部Ｂによシ故障前の動作を続
行させることができる。しかし、第２図の如く診断部９
に対してコントローラ１０．１１を二重化した場合には
切換信号１２により切換スイッチＩ３を切換えてコント
ローラ１０．１１をボールドｆ（Ｓ１４に接続し、これ
によりＯＮ −ＯＦＦ信号をコントローラ１０．１１へ
送ることになる。
以上の説明のようにコントローラ側Ａとボールド部Ｂ側
とは離れた場所に設置され、ケーブルにより接続される
ことになる。そこで、従来ＯＮ −ｏｐＦ信号を伝送す
るケーブルとリードパック信号を伝送するケーブルとは
別線テあった。
とは離れた場所に設置され、ケーブルにより接続される
ことになる。そこで、従来ＯＮ −ｏｐＦ信号を伝送す
るケーブルとリードパック信号を伝送するケーブルとは
別線テあった。
このため、特にコントローラを二重化した場合ハ、ケー
ブルの本数が増え、そのケーブルを接続するコネクタ又
は端子台に大きなものを必要とした。したがって、コネ
クタ又は端子台の設置する位置に場所をとられ、かつ接
続に手間を安して、その接続に信頼性が欠けるという問
題がある。
ブルの本数が増え、そのケーブルを接続するコネクタ又
は端子台に大きなものを必要とした。したがって、コネ
クタ又は端子台の設置する位置に場所をとられ、かつ接
続に手間を安して、その接続に信頼性が欠けるという問
題がある。
本発明は、コントローラとホールド部との接続ケーブル
にＯＮ −ＯＦＦ信号とリードパック信号とを伝送させ
、かつ接続ケーブルの本数を少なくして信頼性を向上で
きる出力情報ホールド装置ｂ′を提供することを目的と
する。
にＯＮ −ＯＦＦ信号とリードパック信号とを伝送させ
、かつ接続ケーブルの本数を少なくして信頼性を向上で
きる出力情報ホールド装置ｂ′を提供することを目的と
する。
本発明は、ラッチ手段においてラインバスからのライト
信号によりＯＮ −ＯＦＦ制御の情報信号を一時的に記
憶し、その情報信号に対応した出力信号と、これと同時
に前記ライト信号によりタイミング発生手段において発
生したタイミングイぎ号とのアンドを１む１ｊ御信号と
し、ホールドドライバ手段により前記タイミング発生手
段からの他のタイミング信号を第２のアンド部へ、かつ
前記節目１４１信刊を共イｊケーブルを介して前記第２
のアンド部へ送り、この第２のアンド部の出力信号によ
って前記情報信号に対応じた内容をホールド手段に保持
して−おき、さらに前記ホールド手段から前記ホールド
ドライバ手段力・らの別のタイミング信号を前記情報何
月のリードパック信号として前記共有ケーブルを介して
リードパック入力手段へ送り、さらにリードパック入力
手段からバッファ手段に送り、このづ、ッ。
信号によりＯＮ −ＯＦＦ制御の情報信号を一時的に記
憶し、その情報信号に対応した出力信号と、これと同時
に前記ライト信号によりタイミング発生手段において発
生したタイミングイぎ号とのアンドを１む１ｊ御信号と
し、ホールドドライバ手段により前記タイミング発生手
段からの他のタイミング信号を第２のアンド部へ、かつ
前記節目１４１信刊を共イｊケーブルを介して前記第２
のアンド部へ送り、この第２のアンド部の出力信号によ
って前記情報信号に対応じた内容をホールド手段に保持
して−おき、さらに前記ホールド手段から前記ホールド
ドライバ手段力・らの別のタイミング信号を前記情報何
月のリードパック信号として前記共有ケーブルを介して
リードパック入力手段へ送り、さらにリードパック入力
手段からバッファ手段に送り、このづ、ッ。
ア手段において前記リードパック信号を一時的に記憶し
、かつ前記ラインバスからのリード信号により前記記憶
されたリードパック信号を読み取らせて、前記保持した
前記制御信号のチェックを行なう出方情報ホールド装置
である。
、かつ前記ラインバスからのリード信号により前記記憶
されたリードパック信号を読み取らせて、前記保持した
前記制御信号のチェックを行なう出方情報ホールド装置
である。
以下本発明の一実施例について第３図および第４図を参
照して説明する。第３図は本発明に係る出力情報ホール
ド装置の構成図を示す。この装置はコントローラ部２ｏ
とホールド部３゜とで構成されて込る。まずコントロ、
−ラ都２゜は、ラッチ部２ノ、タイミング信号発生部２
２、第１のＡＮＤり９−ト部２３、ホールドドライバ部
２４、リ−１・９パック人カ部２５およびトライステー
トバッファ部２６がら構成されている。まずラッチ部２
１は、フリッグフロッ７’ １Ｅｉｌ路がら楓匪すγ１
、コンピータのパスライン２２からのライ）信号２８に
よシバヌライン２７の情報信号をラッチし、この情報信
号に対応する信号を入団ゲート２３へ出力するものであ
る。タイミング信号発竺部２２は、ライト信号２８によ
りタイミング信号Ａ、Ｂ、Ｃ，Ｄを各タイミングで発生
させるものである。ここで、タイミング信号Ａはライト
信号２８の入力と同時に発生し芝・らかしめ設定された
パルス幅を持ち、ＡＮＤゲート２３へ走られる。タイミ
ング信号Ｂはタイミング信号人の発生周期内に発生しホ
ールト。
照して説明する。第３図は本発明に係る出力情報ホール
ド装置の構成図を示す。この装置はコントローラ部２ｏ
とホールド部３゜とで構成されて込る。まずコントロ、
−ラ都２゜は、ラッチ部２ノ、タイミング信号発生部２
２、第１のＡＮＤり９−ト部２３、ホールドドライバ部
２４、リ−１・９パック人カ部２５およびトライステー
トバッファ部２６がら構成されている。まずラッチ部２
１は、フリッグフロッ７’ １Ｅｉｌ路がら楓匪すγ１
、コンピータのパスライン２２からのライ）信号２８に
よシバヌライン２７の情報信号をラッチし、この情報信
号に対応する信号を入団ゲート２３へ出力するものであ
る。タイミング信号発竺部２２は、ライト信号２８によ
りタイミング信号Ａ、Ｂ、Ｃ，Ｄを各タイミングで発生
させるものである。ここで、タイミング信号Ａはライト
信号２８の入力と同時に発生し芝・らかしめ設定された
パルス幅を持ち、ＡＮＤゲート２３へ走られる。タイミ
ング信号Ｂはタイミング信号人の発生周期内に発生しホ
ールト。
ドライバ部２４に送られる。タイミング信号Ｃ（′ｉミ
ライト号２８の入力後から所定時間伐に発生し万、−ル
ドト°ライバ部２４に走られ８ｃさらにタイミング信号
りがトライステート・マツフア苔Ｂ６−１送らｎる。第
１のＡＮＤグー］・部２３はタイミング信号Ａとラッチ
部２ノからＯ信号ととの７ン１゛そとり、その制御信号
をホールドドライバ部２４へ送るものである。ホールド
ドライバ部２４ （：コレクタオープン形のトランジス
タから構成され、タイミング信号Ｂ、Ｃをホールド部３
０へ送り、かつ舅１のＡＮＤ ＆″−） 部２３からの
制御信号を共有ケーブルＫを介してホールド部３０へ送
るものである。リードバック入力部２５はホールド音１
（３０から共有ケーブルＫｉ介して送られてくるリード
バック信号Ｅを入力し）・ライステートバッファ部２６
へ送るものである。トライヌテートバッファ部２６はＩ
Ｊ １７バ、り入力部２５からのリード・シック信号
Ｅをタイミング信号りによりラッチし、かつパスライン
２７からのリード信号２７によりコンピューター−リー
ドバック信号Ｅの内容を読み取らすものである。
ライト号２８の入力後から所定時間伐に発生し万、−ル
ドト°ライバ部２４に走られ８ｃさらにタイミング信号
りがトライステート・マツフア苔Ｂ６−１送らｎる。第
１のＡＮＤグー］・部２３はタイミング信号Ａとラッチ
部２ノからＯ信号ととの７ン１゛そとり、その制御信号
をホールドドライバ部２４へ送るものである。ホールド
ドライバ部２４ （：コレクタオープン形のトランジス
タから構成され、タイミング信号Ｂ、Ｃをホールド部３
０へ送り、かつ舅１のＡＮＤ ＆″−） 部２３からの
制御信号を共有ケーブルＫを介してホールド部３０へ送
るものである。リードバック入力部２５はホールド音１
（３０から共有ケーブルＫｉ介して送られてくるリード
バック信号Ｅを入力し）・ライステートバッファ部２６
へ送るものである。トライヌテートバッファ部２６はＩ
Ｊ １７バ、り入力部２５からのリード・シック信号
Ｅをタイミング信号りによりラッチし、かつパスライン
２７からのリード信号２７によりコンピューター−リー
ドバック信号Ｅの内容を読み取らすものである。
（＜Ｋホールド部３０は、リレードライ・ぐ・部３１と
ラッチリレ一部３２とから構成されている。
ラッチリレ一部３２とから構成されている。
リレードライバ部３１は複数のＡＮＤゲートおよびＮＯ
Ｔゲートから構成され、タイミング信号Ｂと共有ケーブ
ルＫからの制御信号とのアンドを出力するものである。
Ｔゲートから構成され、タイミング信号Ｂと共有ケーブ
ルＫからの制御信号とのアンドを出力するものである。
またラッチリレ一部３２は複数のラッチ形すレー妙・ら
構成でれ、リレードライバ部３）からのアンド信号によ
り付勢されてＯＮ −ＯＦＦの制御状態を保持し、かつ
接点３２Ｃの閉成によりホールドドライバ部２４からの
タイミング信号Ｃを共有ケーブルＫを介してリードパッ
ク信号Ｅとしてリードパック入力部２５へ送るものであ
る。
構成でれ、リレードライバ部３）からのアンド信号によ
り付勢されてＯＮ −ＯＦＦの制御状態を保持し、かつ
接点３２Ｃの閉成によりホールドドライバ部２４からの
タイミング信号Ｃを共有ケーブルＫを介してリードパッ
ク信号Ｅとしてリードパック入力部２５へ送るものであ
る。
次に上記の如く構成された装置の動作について政明する
。壕ずコントロール部２０により機器のＯＮ −ＯＦＦ
の制御が行なわれ、その情報信号がパスライン２７に流
れている。そこで図示しないコンピュータからのライト
信号２８が第４図に示す如く時刻１．においでパスライ
ン２７に流れラッチ部２１およびタイミング信号発生Ｍ
ｌｌ ２２に入力されたとする。これによりラッチ部２
ノはパスライン２７に流れている情報信号をラッチ（２
て一時的に記憶し、その情報信号に対応した信号全第１
のＡＮＤゲート部２３へ出力する。ここでラッチした情
報信号が機器をＯＮ制伺１させるものだとする。１だタ
イミング信号発生部２２は、ライト信号２８の入力と同
時に、第４図に示すようなあらかじめ設定された・やル
ス幅Ｔのタイミング信号Ａを第１のＡＮＤケ９−ト部２
３へ出力する。第１のＡＮＤゲート部２部上３ッチ部２
１からの信号とタイミング信号Ａとをアンドし、その出
力を制御信号としてホールドドライバ部２４へ送る。こ
れと同時にタイミング信号発生部２２は第４図に示すタ
イミング信号Ｂをホールドドライバ部２４へ送る。そし
てホールドドライバ部２４はタイミング信号Ｂをホール
ド部３０のリレードライバ部３１へ送り、かつ制御何月
を共有ケーブルＫを介してリレードライバ部３１へ送る
。そこでリレードライバ部３１は、制御信号が機器をＯ
Ｎとする信号なのでＡＮＤゲート３１ａから第４図に示
す１＃のアントイ言号イを出力する。これによりラッチ
リレ一部３２のリレー３２ｒｓが付勢され、機器をＯＮ
とする情報がラッチリレ一部３２により書き込まれる。
。壕ずコントロール部２０により機器のＯＮ −ＯＦＦ
の制御が行なわれ、その情報信号がパスライン２７に流
れている。そこで図示しないコンピュータからのライト
信号２８が第４図に示す如く時刻１．においでパスライ
ン２７に流れラッチ部２１およびタイミング信号発生Ｍ
ｌｌ ２２に入力されたとする。これによりラッチ部２
ノはパスライン２７に流れている情報信号をラッチ（２
て一時的に記憶し、その情報信号に対応した信号全第１
のＡＮＤゲート部２３へ出力する。ここでラッチした情
報信号が機器をＯＮ制伺１させるものだとする。１だタ
イミング信号発生部２２は、ライト信号２８の入力と同
時に、第４図に示すようなあらかじめ設定された・やル
ス幅Ｔのタイミング信号Ａを第１のＡＮＤケ９−ト部２
３へ出力する。第１のＡＮＤゲート部２部上３ッチ部２
１からの信号とタイミング信号Ａとをアンドし、その出
力を制御信号としてホールドドライバ部２４へ送る。こ
れと同時にタイミング信号発生部２２は第４図に示すタ
イミング信号Ｂをホールドドライバ部２４へ送る。そし
てホールドドライバ部２４はタイミング信号Ｂをホール
ド部３０のリレードライバ部３１へ送り、かつ制御何月
を共有ケーブルＫを介してリレードライバ部３１へ送る
。そこでリレードライバ部３１は、制御信号が機器をＯ
Ｎとする信号なのでＡＮＤゲート３１ａから第４図に示
す１＃のアントイ言号イを出力する。これによりラッチ
リレ一部３２のリレー３２ｒｓが付勢され、機器をＯＮ
とする情報がラッチリレ一部３２により書き込まれる。
もし、ラッチ部２１においてラッチされた情報信号が機
器をＯＦＦとするものだとすると、共有ケーブルＫを介
して送られてくる制御信号はＮＯＴゲート３１ ｃを介
してＡＮＤダート３１ｂに入力される。これによりＡＮ
Ｄゲート３１ｂから第４図に示すパ１＃のアンド信号口
がラッチリレ一部３２のコイル３２ｂに送られる。
器をＯＦＦとするものだとすると、共有ケーブルＫを介
して送られてくる制御信号はＮＯＴゲート３１ ｃを介
してＡＮＤダート３１ｂに入力される。これによりＡＮ
Ｄゲート３１ｂから第４図に示すパ１＃のアンド信号口
がラッチリレ一部３２のコイル３２ｂに送られる。
これによってコイル３２ｂが付勢され機器をＯＦＦとす
る情報がラッチリレ一部３２によシＷき込まれる。
る情報がラッチリレ一部３２によシＷき込まれる。
次に、タイミング信号兄生部２２は、第４図に示す如く
時刻１．がら所定時間後の時刻ｔ２（すなわちリレー３
２ａ、３２ｂの動作後）にタイミング信号ｃを出力する
。このタイミング信号Ｃけボールドドライバ部２４を介
してラッｆ ＩＪ Ｌ／一部３２の接点３２ｃへ送られ
る。そして、タイミング信号Ｃは、機器をＯＮまたはＯ
ＦＦとするｔｆｉ制御信号に対応したリードパック信号
Ｅとして接点３２ｃから共有ケーブルＫに送られ２・る
。このリードパック信号Ｅは共有ケーブルＫを伝送して
リードバック入力部２５へ送られ、さらにトライステー
トバッファ部２６へ送うレる。ここでホールドドライバ
部２４のトランジスタはＯＦＦ状態にあるので、リード
パック信号Ｅけホールドドライバ部２４へは入力されな
い。
時刻１．がら所定時間後の時刻ｔ２（すなわちリレー３
２ａ、３２ｂの動作後）にタイミング信号ｃを出力する
。このタイミング信号Ｃけボールドドライバ部２４を介
してラッｆ ＩＪ Ｌ／一部３２の接点３２ｃへ送られ
る。そして、タイミング信号Ｃは、機器をＯＮまたはＯ
ＦＦとするｔｆｉ制御信号に対応したリードパック信号
Ｅとして接点３２ｃから共有ケーブルＫに送られ２・る
。このリードパック信号Ｅは共有ケーブルＫを伝送して
リードバック入力部２５へ送られ、さらにトライステー
トバッファ部２６へ送うレる。ここでホールドドライバ
部２４のトランジスタはＯＦＦ状態にあるので、リード
パック信号Ｅけホールドドライバ部２４へは入力されな
い。
ドライステートノぐッファ部２６はリードパック信号に
より機器をＯＮまたはＯＦＦとする情報を第４図に示す
タイミング信号りにより一時的に記憶する。さらに記憶
された情報は図示しないコンピュータからのリード信号
２９によりコンピータへ読み取られる。これによりラッ
チリレーｇＳ３２に書き込まれた情報のチェックが行な
われる。
より機器をＯＮまたはＯＦＦとする情報を第４図に示す
タイミング信号りにより一時的に記憶する。さらに記憶
された情報は図示しないコンピュータからのリード信号
２９によりコンピータへ読み取られる。これによりラッ
チリレーｇＳ３２に書き込まれた情報のチェックが行な
われる。
したがって、共有ケーブルＫを介して送られるＭｉｌｌ
１卸信号とタイミング発生部２２からのタイミング信
号Ｂとをリレードライバ部３１に送り、このリレードラ
イバ部３１からのアンド信号によりラッチリレ一部３２
を動作させて情報信号の内容を保持し、かつラッチリレ
一部３２から９＝ニドパック号を共有ケーブルＫｉ介し
てトライステートバッファ部２６へ送って一時記憶させ
、１呆持した内容のチェックを行なうので、情報信号に
基づく制御信号とリードパック信号、Ｅとを共有ケーブ
ルＫを介して伝送させることができ、コントロール部と
ホールド部との間の接れケーブルの本数を少なくするこ
とができる。
１卸信号とタイミング発生部２２からのタイミング信
号Ｂとをリレードライバ部３１に送り、このリレードラ
イバ部３１からのアンド信号によりラッチリレ一部３２
を動作させて情報信号の内容を保持し、かつラッチリレ
一部３２から９＝ニドパック号を共有ケーブルＫｉ介し
てトライステートバッファ部２６へ送って一時記憶させ
、１呆持した内容のチェックを行なうので、情報信号に
基づく制御信号とリードパック信号、Ｅとを共有ケーブ
ルＫを介して伝送させることができ、コントロール部と
ホールド部との間の接れケーブルの本数を少なくするこ
とができる。
さらに、保持した情報信号の内容をコンピュータからの
リード信号２７によりトライステートバッフ了合１９２
６から８売み取ることによりチェックすることができる
。
リード信号２７によりトライステートバッフ了合１９２
６から８売み取ることによりチェックすることができる
。
捷だ、コントロール部を第２図に示す如く二重化した場
合は、タイミング発生部２２からのタイミング信号Ｃ，
Ｄと同じ信号を出力する第２のタイミング発生部を設け
る。そして、各コントロール部のタイミング発生部２２
からのタイミング信号Ａ、Ｂは第２図に示す切換信号１
２により切換えられてホールド部１４へ送られる。
合は、タイミング発生部２２からのタイミング信号Ｃ，
Ｄと同じ信号を出力する第２のタイミング発生部を設け
る。そして、各コントロール部のタイミング発生部２２
からのタイミング信号Ａ、Ｂは第２図に示す切換信号１
２により切換えられてホールド部１４へ送られる。
そこで第２のタイミング発生部からタイミング信号Ｃ，
Ｄを発生させることにより、第３図に示す装置と同様に
コントロール部はリードパック信号を各コントローラ部
に送り、ホールド部１４により保持した内容をチェック
する。
Ｄを発生させることにより、第３図に示す装置と同様に
コントロール部はリードパック信号を各コントローラ部
に送り、ホールド部１４により保持した内容をチェック
する。
したがって、コントロール部を二重化して亀、第２図に
示す装置と同様に情報信号の内容をホールド部１４に保
持させ、かつその保持した内容のチェックをすることが
できる。また、二重化をしても共有ケーブルＫに制御信
号とリードパック信号Ｅとが伝送するので、コントロー
ル部とホール部との接続ケーブルの本数を少なくするこ
とができる。
示す装置と同様に情報信号の内容をホールド部１４に保
持させ、かつその保持した内容のチェックをすることが
できる。また、二重化をしても共有ケーブルＫに制御信
号とリードパック信号Ｅとが伝送するので、コントロー
ル部とホール部との接続ケーブルの本数を少なくするこ
とができる。
本発明は、コントロール部とホールド部との接続ケーブ
ルにＯＮ −ＯＦＦ制御のｆｆｔｌ制御信号とリードパ
ック信号とを伝送させ、かつ接続ケーブルの本数を少゛
〈シて信頼性を向上できる出力情報ホールド装置を提供
できる。
ルにＯＮ −ＯＦＦ制御のｆｆｔｌ制御信号とリードパ
ック信号とを伝送させ、かつ接続ケーブルの本数を少゛
〈シて信頼性を向上できる出力情報ホールド装置を提供
できる。
第１図は従来における出力情報ホールド装置の構成図、
第２図は従来における出力情報ホールド装置のコントロ
ーラを二重化した場合のグロック構成図、第３図は本発
明に係る出力情報ホールド装置の構成図、第４図は本装
置における各信号のタイミングを示すタイミング図であ
る・ ２０・・・コントロール部、２ノ・・・ラッチ部、２２
・・・タイミング信号発生部、２３・・・第１のＡＮＤ
ゲート部、２４・・・ホールドドライバ部、２５・・・
リードバック入力部、２６・・・トライステートバッフ
ァ９，２７・・・パスライン、２８・・・ライト信号、
２９・・・リード信号、３０・・・ホールｒ部、３１・
・・リレードライバ部、３２・・・ラッチリレ一部、Ａ
、Ｂ、Ｃ，Ｄ・・・タイミング信号、Ｋ・・・共有ケー
ブル。 出願人代理人 弁理士 銘 江 武 彦第１図 し 植２図 第３図 雨 ｌ［ ｔｌｔ′２
第２図は従来における出力情報ホールド装置のコントロ
ーラを二重化した場合のグロック構成図、第３図は本発
明に係る出力情報ホールド装置の構成図、第４図は本装
置における各信号のタイミングを示すタイミング図であ
る・ ２０・・・コントロール部、２ノ・・・ラッチ部、２２
・・・タイミング信号発生部、２３・・・第１のＡＮＤ
ゲート部、２４・・・ホールドドライバ部、２５・・・
リードバック入力部、２６・・・トライステートバッフ
ァ９，２７・・・パスライン、２８・・・ライト信号、
２９・・・リード信号、３０・・・ホールｒ部、３１・
・・リレードライバ部、３２・・・ラッチリレ一部、Ａ
、Ｂ、Ｃ，Ｄ・・・タイミング信号、Ｋ・・・共有ケー
ブル。 出願人代理人 弁理士 銘 江 武 彦第１図 し 植２図 第３図 雨 ｌ［ ｔｌｔ′２
Claims (1)
- 懺器の０Ｎ−ＯＦＦ制御を行なうコントローラの情報４
５号のイｇ報内容を保持するものにおいて、前記コント
ローラからの前記情報信号を一時的に良憶し、この情報
信号に対応した信号を出力するラッチ部と、前記コント
ローラからのライト信号により各々異なったパルス幅と
発生タイミングとを持った揮１〜第３のタイミング信号
を出力するタイミング信号発生部と、このタイミング信
号発生部の第１のタイミング信号と前記う、チ部の信号
の入力によって信号を出力する嶋１のＡＮＤゲート部と
、前記タイミング信号発王鴫、■第２のタイミング信号
と前記第１のＡＮＤゲート瓦、尤・・らの信号とにより
ホールドのためのｐ、／：３．信号を一力するホールト
ド°ライバ部と、こＯホールドドライバ部の制御信号お
よびリードパ、り１号に伝送する共有ケーブルと、前記
第２のタイミング信号と前記共有ケーブルからの制御信
号とをアンド出力する第２のＡＮＤゲート部と、この第
２のＡＮＤゲート部からの出力信号により前記制御信号
の制御丙・容を保持し、かつ前記第３のタイミング信号
を前記リードパック信号として前記共有ケーブルへ送る
ホールド手段と、前記共有ケーブルからのリードパック
信”５ｉｆｋ一時的に記憶し、かつ前記パスラインから
のリード信号により前記記憶されたリードパック信号の
内容を前記コントローラによって読み取られるバッファ
手段とを具備したことを特徴とする出力情報ホールド装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17180282A JPS5960602A (ja) | 1982-09-30 | 1982-09-30 | 出力情報ホ−ルド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17180282A JPS5960602A (ja) | 1982-09-30 | 1982-09-30 | 出力情報ホ−ルド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960602A true JPS5960602A (ja) | 1984-04-06 |
Family
ID=15929980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17180282A Pending JPS5960602A (ja) | 1982-09-30 | 1982-09-30 | 出力情報ホ−ルド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626309A (ja) * | 1985-07-02 | 1987-01-13 | Fuji Electric Co Ltd | 計装制御システム |
-
1982
- 1982-09-30 JP JP17180282A patent/JPS5960602A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626309A (ja) * | 1985-07-02 | 1987-01-13 | Fuji Electric Co Ltd | 計装制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5960602A (ja) | 出力情報ホ−ルド装置 | |
| JPS6013266A (ja) | 診断容易化回路 | |
| JPH04157535A (ja) | レジスタ検査方法 | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH03233744A (ja) | 予備系ルート試験方式 | |
| JPS5926061B2 (ja) | デジタルデ−タ分配装置の誤出力阻止回路方式 | |
| KR930002238Y1 (ko) | 비디오 프로덕션용 멀티 비디오 덱크 시스템 | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPS62140453A (ja) | 半導体集積回路装置 | |
| JPH0472915A (ja) | プログラム可能な半導体論理装置 | |
| JPS60140996A (ja) | 信号分配装置 | |
| JPS59128598A (ja) | 音声応答・認識システムの障害検出方式 | |
| JPH0469759A (ja) | 装置選択信号のバイパス制御方式 | |
| JPH06103479A (ja) | 線路装置 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH03206540A (ja) | 入出力制御装置 | |
| JPH04336645A (ja) | 入出力制御装置 | |
| JPH0630502B2 (ja) | デ−タバス中継装置 | |
| JPS6074062A (ja) | 入出力装置診断方式 | |
| JPH0298298A (ja) | 制御システム | |
| JPS5817457A (ja) | 入力回路の自己診断装置 | |
| JPS6041159A (ja) | 外部ｉ／ｏバス構造 | |
| JPS61147346A (ja) | 診断制御装置 |