JPS597247B2 - 半導体論理回路 - Google Patents

Description

【発明の詳細な説明】 本発明は集積化された半導体論理回路に関し、特にその
入力又は出力或はその両者と論理振巾がことなった論理
信号との受け渡しを簡単に可能にしたものに係わる。

近時集積化技術の進歩に伴って大規模稠密構造の集積回
路（以下ＬＳＩと記す）が一般化しつつある。

ＬＳＩでは多数個の論理回路を同時に一つの半導体基板
（以下チップと記す）に形成するため、チップ内ゲート
は外部雑音の影響を受け難く、従ってＬＳＩの高速化を
はかるため雑音マージンの小さな小論理振巾の論理回路
が使われる傾向にある。

しかしＬＳＩチップ間の信号接続はチップ内信号配線長
に比べ１〜２桁も長くなるので外部雑音の影響を無視で
きない。

よってＬＳＩチップのごく近傍でチップ論理回路の出力
レベルを変換して論理振巾を大きくし雑音に強い論理信
号として外部へ供給し、また逆に大きな論理振巾の信号
を小さい論理振巾の信号に変換してＬＳＩチップの論理
回路へ供給する方法が採られている。

しかしこの方法では、ＬＳＩチップ以外にレベル変換用
のチップが必要であり、装置構成時に、実装上の煩雑さ
が増し、コスト上昇をきたし、実装密度が低下するなど
の欠点があった。

この発明の目的は論理回路が形成された半導体集積回路
自体において必要に応じて大きな論理振巾の信号を受け
ることができ、或は論理振巾の大きい外部論理回路へ出
力を供給できる変換機能を有する半導体論理回路を提供
するにある。

本発明によればＬＳＩチップに前もって準備された制御
端子に制御信号を与えることにより、出力端子には大き
くなった論理振巾を出力し、入力端子には大きな論理振
巾を受け入れることができるようになされる。

このため例えば定電流源を使用した電流切換型論理回路
ＬＳＩチップにおいて、チップ外へ接続された出力端子
を有する出力部論理回路には２つの定電流源を準備し、
その１つは制御端子を設け、一方の定電流源は常時動作
するも、他方の定電流源は上記制御端子に規定の定電圧
（制御信号）が加えられたとき、始めて動作する。

このようにして出力部論理回路の負荷抵抗に流れる電流
が二つの値の一方をとることができ、電流を大きくする
時は、論理レベルが犬となる。

一方チップ外へ接続された入力端子を有する入力部論理
回路に同様に２つの定電流源を有し、その１つは常時動
作するも、他方は制御端子に制御信号が与えられた時の
み動作し、制御端子に制御信号を供給するか否かにより
基準電圧が得られる抵抗素子に流れる電流が二つの値に
切替えられる。

これに大電流を流した時、入力部論理回路の基準電圧が
大とされる。

必要に応じて出力部論理回路及び入力部論理回路のそれ
ぞれの上記制御端子をチップ内で接続してチップ外へ共
通制御端子として取り出すことができる。

次に図面を参照して本発明を詳細に説明しよう。

第１図は定電流源を使用した電流切換型論理回路の一具
体例を示す図で電流切換回路用トランジスタＱｌ，Ｑ２
，Ｑ３及び論理レベルを発生する負荷抵抗Ｒ１Ｒ２及び
定電流源Ｑ４ ，Ｒ３から成り、入力端子１，２、出
力端子３，４、基準電圧端子５、定電流源基準電圧端子
６を有する。

第１図の論理回路を動作させるには定電流源基準電圧端
子６に適当な定電圧を与え、定電流回路を動作させ、基
準電圧端子５に論理レベル゛１”及び”０”の中間の基
準電圧を与え、入力端子１，２に論理信号電圧を加える
ことによって、出力端子３には逆相の論理出力を、出力
端子４には同相の論理出力をそれぞれ得る。

出力端子３又は４に現われる出力レベル（すなわち論理
振巾）は定電流電源Ｑ４ｔＲ３と抵抗Ｒ１，Ｒ２の抵抗
値とによって決まることは明らかである。

第２図は第１図の基準電圧端子５に加える基準電圧を発
生する基準電圧回路の一具体例を示す回路であり、第１
図と同じ回路構成の定電流源ＱｓｔＲ５と基準電圧が得
られる抵抗Ｒ４ とからなっている。

基準電圧は論理レベル゛１”及び“０”の中間に設定さ
れるから、定電流源の電流を第１図のそれと同じとすれ
ば抵抗Ｒ４の抵抗値を抵抗Ｒ１又はＲ２の抵抗値の半分
に選ぶことにより希望する基準電圧を容易に得ることが
できる。

？３図は本発明による半導体論理回路の１具体例を示し
、ＬＳＩチップ内の論理回路を模形的に説明した図であ
り、外側実線のわくはＬＳＩチップの境界を示している
。

ＬＳＩチップ内の論理回路は、入力がチップ外に接続さ
れている入力部論理回路Ａ、入出力共チップ内論理回路
と接続され、チップ外へは出ないものＢ、出力がチップ
外へ接続されるものＣの３つに分けることができる。

第３図で論理回路Ａ，Ｃに共通に接続された点線は定電
流源の制御線を示している。

第４図は第３図論理回路Ａに本発明を適用した回路構成
の一実施例を示す図で、基準電圧回路は２つの同じ特性
の定電流源Ｑ１ｏ，Ｒ１０ ，Ｑ１１，Ｒ１を有し、１
つの定電流源Ｑ１１，Ｒ１１は制御端子１２が導出され
、他の１つの定電流源ＱＩＯ ｔＲ１０はチップ内の定
電流源基準電圧を与える定電圧に接続される端子１１を
有する。

制御端子１２に定電圧（制御信号）が加えられなければ
トランジスタＱ１は遮断状態にあるから、第４図の回路
は第１図の論理回路と同じ動作をする。

即ちトランジスタＱ３のベースに接続される基準電圧は
第１図の論理回路の論理振巾の中央に設定され、小さい
論理振巾に対する基準を与える。

入力端子９又は１０に加えられる論理入力電圧が大きく
なった（例えば第４図のトランジスタＱ６ ，Ｑ７ ，
Ｑ８のコレクタでの論理振巾の２倍）とすれば論理回路
の基準電圧（トランジスタＱ８のベース電位）は論理″
１”側にずれることになる。

即ち論理振巾の１／４の所に基準電圧が位置することに
なり、正しい基準電圧として動作しなくなり、誤動作す
るおそれが生じる。

しかし制御端子１２を定電流源基準電圧端子１１に接続
するとトランジスタＱｌｌも導通し、基準電圧を発生す
る抵抗Ｒ８には今迄の２倍の電流が流れるので基準電圧
は２倍となり、入力に加えられた２倍の論理振巾の中央
に基準電圧が設定され、この論理回路は正しく動作する
。

即ち入力論理信号のレベルが大きい場合に正しい動作が
可能となる。

例では２倍の入力論理振巾で考えたが、入力論理振中ば
２倍である必要がなく入力論理振巾に応じた基準電圧を
発生させるには、抵抗Ｒ１の値を変えることで任意の基
準電圧を発生できることは明らかである。

また抵抗Ｒｌｌの値を変えたくない場合は制御端子１２
に加える定電圧を変えても同様な効果を得ることができ
る。

即ち第４図の回路は制御端子１２を制御することにより
論理振巾の変換（レベル変換）が可能となることがわか
る。

第５図は第３図の出力部論理回路Ｃに本発明を適用した
ー実施例を示す図である。

この図では電流切換回路部に２つの定電流源Ｑ１５ ｔ
Ｒ１５ ｔ Ｑｔａ ｔＲ１６を持つ構成となってい
る。

１つの定電流源Ｑ１５９Ｒ１５には制御端子１７を有し
、他の定電流源Ｑ１６，Ｒ１６の定電流源基準電圧端子
１８はチップ内の定電圧が与えられるものである。

制御端子１７に定電圧（制御信号）が加えられていない
ときは、第５図の論理回路は第１図の論理回路に等しい
論理レベルで動作するが、制御端子１γを端子１８に接
続しかつ抵抗Ｒ １５の抵抗値を抵抗Ｒ１６の抵抗値に
等しく取れば電流切換回路部には前の状態に比較して２
倍の電流が流れ、従って出力端子１５又は１６に現われ
る論理振巾も２倍となる。

この説明ではトランジスタＱ１５抵抗Ｒ１５より成る定
電流回路を、トランジスタＱ１６抵抗Ｒ１６より成．る
定電流源と同じ特性として考えたが、必ずしもこの必要
はなく、出力端子１５又は１６に現わす論理振巾な任意
に変えることができるのは第４図につき説明した場合と
同じである。

即ち第５図に於ては制御端子１７に制御信号を与えたり
、外したりすることにより出力端子１５．１６の出力論
理振巾を大きくしたり小さくしたりできる。

上述した本発明による半導体論理回路によれば基準電圧
が得られる抵抗Ｒ８、又は負荷抵抗Ｒ１２，Ｒ１２に流
れる電流を、定電流源の制御端子に対する電圧制御信号
で動作、不動作制御して、このチップに接続される外部
の論理回路の論理振巾に合せて基準電圧を大きくしたり
、論理レベルを大きくしたりすることができる。

従ってＬＳＩチップ内では論理回路を低電力で高速動作
させることができ、非常に小さい論理振巾とし余分なレ
ベル変換用チップを使用せずに、チップ外へは論理振巾
を大きくして動作させることができる。

よって実装密度は高まり、余分なレベル変換チップも使
用しないので、コストを下げることも可能である。

更に本発明によるＬＳＩチップを製造することにより例
えばマルチチップＬＳＩ（多数個のチップを例えば相互
配線されたアルミナ基板上に実装してＬＳＩを構成する
もの）のようにアルミナ基板内では小論理振巾動作し、
アルミナ基板から外側では大論理振巾動作としたいとき
にも、アルミナ基板の端子に接続されているチップは制
御端子と定電流源基準定電圧端子を短絡することにより
容易に目的を達成することができるので異なった論理振
巾のＬＳＩチップを製造する必要がなく、その経済的効
果は大きい。

上述においては主としてＮＰＮ｝ランジスタを用いたＬ
ＳＩチップにより本発明の動作を説明したがＰＮＰ ｝
ランジスタを用いたＬＳＩチップにも本発明は適用でき
る．またＬＳＩチップの入力部論理回路、出力部論理回
路の一方にのみ本発明を適用することもできる。

【図面の簡単な説明】

第１図は定電流源を使用した従来の電流切換回路を示す
接続図、第２図は基準電圧を発生する回路図、第３図は
本発明による半導体論理回路を使用したＬＳＩチップの
論理構成を示すブロック図、第４図は本発明による半導
体論理回路の入力部論理回路の一実施例を示す接続図、
第５図は本発明による半導体論理回路の出力部論理回路
の一実施例を示す接続図である。 Ａ・・・入力部論理回路、Ｃ・・・出力部論理回路。

Claims (1)

【特許請求の範囲】
1. １ 基準電圧に基いて論理動作を行ない、電流源に流れ
   る電流を切換える電流切換型論理回路を入力部論理回路
   および出力部論理回路として単一の集積回路チップ上に
   それぞれ少なくとも１個備えた半導体集積回路において
   、上記チップに設けられた外部制御端子と、上記外部制
   御端子に接続され、該外部制御端子が第１のレベルの時
   に第１の値の電圧を出力し、該外部制御端子が第２のレ
   ベルの時に該第１の値よりも絶対値の大きい第２の値の
   電圧を出力する基準電圧発生回路と、該基準電圧発生回
   路の出力電圧を前記入力部論理回路に基準電圧として印
   加する手段と、上記出力部論理回路における上記電流源
   に並列に接続され、上記外部制御端子が上記第１のレベ
   ルの時には機能せず、上記外部制御端子が上記第２のレ
   ベルの時に所定の電流を出力する付加定電流源とを有し
   、上記外部制御端子のレベルを制御することにより、前
   記チップ外の異なる論理振幅の信号に対して上記チップ
   を接続しつるようにしたことを特徴とする半導体集積回
   路。