JPS6010658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6010658A JPS6010658A JP58119204A JP11920483A JPS6010658A JP S6010658 A JPS6010658 A JP S6010658A JP 58119204 A JP58119204 A JP 58119204A JP 11920483 A JP11920483 A JP 11920483A JP S6010658 A JPS6010658 A JP S6010658A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- layer
- potential
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に不純物拡散抵抗を用い
かつその絶対値又は相対値が精度よく構成されるべき半
導体装置に関する。
かつその絶対値又は相対値が精度よく構成されるべき半
導体装置に関する。
近年集積回路（ＩＣ）の集積度に関する進歩は目覚しい
ものがあり、メモリでは６４キロビツト（ｋｂｉｔ）が
実用段階にあり、ロジックでは２０００ゲ一ト以上の大
規模集積回路（ＶＬＳＩ）が販売されるに到っている。
ものがあり、メモリでは６４キロビツト（ｋｂｉｔ）が
実用段階にあり、ロジックでは２０００ゲ一ト以上の大
規模集積回路（ＶＬＳＩ）が販売されるに到っている。
一方、アナログＩＣについても高集積度が要求されてき
ている。集積度を増大を計ると、まず問題になるのは、
ＩＣのサイズであり、次が浦費ｉ力である。前者を解決
する為に素子サイズを小さくしなければならず、各種の
プロセス技術が確立されておりＶＬＳＩ時代に入ってい
る。又後者の問題に対しては、消費電力を減するべく回
路電流を小さく、つまり電流を決定し“Ｃいる抵抗価を
大きくしてＶＬＳＩの実現を計っている。この時、従来
の抵抗体を使用していたのでは、抵抗値を大きくすると
素子サイズが大きくなり第１の問題に相反している。そ
こで高い層抵抗の拡散領域を用い小さい面積で大きい抵
抗を実現している。
ている。集積度を増大を計ると、まず問題になるのは、
ＩＣのサイズであり、次が浦費ｉ力である。前者を解決
する為に素子サイズを小さくしなければならず、各種の
プロセス技術が確立されておりＶＬＳＩ時代に入ってい
る。又後者の問題に対しては、消費電力を減するべく回
路電流を小さく、つまり電流を決定し“Ｃいる抵抗価を
大きくしてＶＬＳＩの実現を計っている。この時、従来
の抵抗体を使用していたのでは、抵抗値を大きくすると
素子サイズが大きくなり第１の問題に相反している。そ
こで高い層抵抗の拡散領域を用い小さい面積で大きい抵
抗を実現している。
しかし、上記２つの解決策を進めると、次の様な大きな
問題点発生してくる。つまり、抵抗体の寸法が小さく、
利用する拡散領域の層抵抗が高い為に抵抗体を精度よく
製造するととが困難になってきた。特にアナログＩＣで
は、差動アンプにみられる様にオフセット電圧等抵抗゛
値の相対精度が必要であり特に問題となっている。 −
本発明の目的は、前記欠点を除去し、精度よく抵抗体が
形成できる半導体装置を提供することにある。
問題点発生してくる。つまり、抵抗体の寸法が小さく、
利用する拡散領域の層抵抗が高い為に抵抗体を精度よく
製造するととが困難になってきた。特にアナログＩＣで
は、差動アンプにみられる様にオフセット電圧等抵抗゛
値の相対精度が必要であり特に問題となっている。 −
本発明の目的は、前記欠点を除去し、精度よく抵抗体が
形成できる半導体装置を提供することにある。
本発明の構成は、抵抗体表面に絶縁膜を介し、抵抗体の
電位と直接無関係な電位を有する金属配線層を形成し、
配線層の寸法を変更し、配線層と抵抗体との重さなり面
積を可変にすることにより。
電位と直接無関係な電位を有する金属配線層を形成し、
配線層の寸法を変更し、配線層と抵抗体との重さなり面
積を可変にすることにより。
所望の抵抗値又は相対値を得ることを特徴としている。
以下本発明について図面を用いて詳細に説明する。第１
図は、本発明の詳細な説明する断面図である。Ｎ型半導
体基板１内にＰ型不純物拡散領域２が形成され、絶縁膜
３を開孔して形成された開孔部４を通して金属配線層５
に拡散領域２の両端を接続して抵抗体が形成される。さ
らに絶縁膜３上に抵抗領域２と交叉して金属配線層６が
形成されている。この配線層６に抵抗領域２の電位と直
接関係のない電位を与えると、抵抗領域２内で、金属配
線層６直下に自由キャリヤーのない空乏層７が形成され
、金属配線層６の直下部分での抵抗領域２の層抵抗は他
領域つまり金属配線６がない状態の層抵抗に比べて大き
くなる。この層抵抗が大きくなる領域の大きさを調整し
、抵抗値の微調を実施するのが本発明の原理である。
図は、本発明の詳細な説明する断面図である。Ｎ型半導
体基板１内にＰ型不純物拡散領域２が形成され、絶縁膜
３を開孔して形成された開孔部４を通して金属配線層５
に拡散領域２の両端を接続して抵抗体が形成される。さ
らに絶縁膜３上に抵抗領域２と交叉して金属配線層６が
形成されている。この配線層６に抵抗領域２の電位と直
接関係のない電位を与えると、抵抗領域２内で、金属配
線層６直下に自由キャリヤーのない空乏層７が形成され
、金属配線層６の直下部分での抵抗領域２の層抵抗は他
領域つまり金属配線６がない状態の層抵抗に比べて大き
くなる。この層抵抗が大きくなる領域の大きさを調整し
、抵抗値の微調を実施するのが本発明の原理である。
第２図に本発明の好ましい実施例を示す。本実施例は、
論理回路に適用したもので、電流切変型回路（ＣＭＬ）
ゲートに於いて、論理振幅△Ｖの精度は抵抗Ｒ１とＲ２
の相対精度で決定される。
論理回路に適用したもので、電流切変型回路（ＣＭＬ）
ゲートに於いて、論理振幅△Ｖの精度は抵抗Ｒ１とＲ２
の相対精度で決定される。
このＣＭＬゲートを同一チップに多数人れた場合特に問
題となるのは、電源配線ｖｃｃ、ｖＥＥの電位変動であ
り、この変動によって論理振幅△ｖＦｉｃＭＬゲートの
装置（チップ）の場所によって異なり、ＶＬＳＩ化に従
って論理振幅△Ｖを小さくする動きもあり、装置のノイ
ズマージンがなくなる。
題となるのは、電源配線ｖｃｃ、ｖＥＥの電位変動であ
り、この変動によって論理振幅△ｖＦｉｃＭＬゲートの
装置（チップ）の場所によって異なり、ＶＬＳＩ化に従
って論理振幅△Ｖを小さくする動きもあり、装置のノイ
ズマージンがなくなる。
そこで本発明の原理を用いれば論理振幅△Ｖがある一定
値以上になる層抵抗Ｒ１上の電位供用配線ハターンを調
整し、ノイズマージンのあるｖＬＳＩが得られる。
値以上になる層抵抗Ｒ１上の電位供用配線ハターンを調
整し、ノイズマージンのあるｖＬＳＩが得られる。
第３図は、第２図に於ける抵抗Ｒ１のチップレイアウト
上の平面図であり、本実施例では抵抗Ｒｔ上に電源配線
Ｖｃｃの電位を供給している。図に示す破線部６が本発
明の部分で、破線部６の大きさを調整し、抵抗Ｒ１の値
を微調し、論理振幅△Ｖをある値以上にするものである
。
上の平面図であり、本実施例では抵抗Ｒｔ上に電源配線
Ｖｃｃの電位を供給している。図に示す破線部６が本発
明の部分で、破線部６の大きさを調整し、抵抗Ｒ１の値
を微調し、論理振幅△Ｖをある値以上にするものである
。
本実施例における抵抗比１上の電位供給配線６の電源ｖ
ｃｃからの距離（Ｌ）と抵抗Ｒ１の値との関係を実験に
よりめた結果を第４図に示す。Ｘ軸にＬを、Ｙ軸にＬ＝
０の時の抵抗値Ｒｏで規格化した値をプロットしたもの
である。本実験に用いた抵抗比１の層抵抗は１０にΩβ
で、抵抗の幅は５μｍ、抵抗の長さく開孔部層）１０μ
ｍのほぼ２０にΩの抵抗値について、電位供給配線６の
長さＬをｉ、２，３，４ｔ５μの５点について実施した
結果である。この結果を用いて、ＶＬＳＩの論理振幅△
Ｖを微調して歩留のよいＶＬＳＩが得られた。実際には
チップ（装置）内の電源配線ｖｃｃ、ｖＥＥのシフトを
計算によりめ振幅が一定になる様に電位供給配線６の寸
法を調整した。
ｃｃからの距離（Ｌ）と抵抗Ｒ１の値との関係を実験に
よりめた結果を第４図に示す。Ｘ軸にＬを、Ｙ軸にＬ＝
０の時の抵抗値Ｒｏで規格化した値をプロットしたもの
である。本実験に用いた抵抗比１の層抵抗は１０にΩβ
で、抵抗の幅は５μｍ、抵抗の長さく開孔部層）１０μ
ｍのほぼ２０にΩの抵抗値について、電位供給配線６の
長さＬをｉ、２，３，４ｔ５μの５点について実施した
結果である。この結果を用いて、ＶＬＳＩの論理振幅△
Ｖを微調して歩留のよいＶＬＳＩが得られた。実際には
チップ（装置）内の電源配線ｖｃｃ、ｖＥＥのシフトを
計算によりめ振幅が一定になる様に電位供給配線６の寸
法を調整した。
以上説明した様に、本発明の構成を用いれば、抵抗値の
精度を容易に得ることができ、ＶＬＳＩ５− になっても歩留９品質のよい半導体装置が得られる。な
お、実施例においては、ＣＭＬゲートに適用した場合を
記述したが、明細書に述べた様に抵折の相対値精度を特
に必要とするアナログＬＳＩにも適用できることは明ら
かである。
精度を容易に得ることができ、ＶＬＳＩ５− になっても歩留９品質のよい半導体装置が得られる。な
お、実施例においては、ＣＭＬゲートに適用した場合を
記述したが、明細書に述べた様に抵折の相対値精度を特
に必要とするアナログＬＳＩにも適用できることは明ら
かである。
第１図は本発明の原理を示す断面図、第２図は本発明の
好ましい実施例を示す回路図、第３図は本発明の好まし
い実施例の抵抗部分を示す平面図、第４図は実施例に用
いた抵抗の電位供給配線寸法依存性を示す図、である。 なお図において、１・−・・・・Ｎ型半導体基板、２・
・・°°°拡散領域、３・・・・・・絶縁膜、４・・・
・・・開孔部、５゜６・・・・・・金属配線層、７・・
・・・・空乏層、である。 ６ − 泥３母 第４図
好ましい実施例を示す回路図、第３図は本発明の好まし
い実施例の抵抗部分を示す平面図、第４図は実施例に用
いた抵抗の電位供給配線寸法依存性を示す図、である。 なお図において、１・−・・・・Ｎ型半導体基板、２・
・・°°°拡散領域、３・・・・・・絶縁膜、４・・・
・・・開孔部、５゜６・・・・・・金属配線層、７・・
・・・・空乏層、である。 ６ − 泥３母 第４図
Claims (1)
- 抵抗体を含む半導体装置に於いて、該抵抗体表面に絶縁
膜を介して一定値の電位を有する金属配線層が形成され
ていることを特徴とする半導体装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119204A JPS6010658A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119204A JPS6010658A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010658A true JPS6010658A (ja) | 1985-01-19 |
Family
ID=14755502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119204A Pending JPS6010658A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010658A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140581A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Semiconductor resistance element |
| JPS528783A (en) * | 1975-07-10 | 1977-01-22 | Nec Corp | Semconductor resistance devices |
-
1983
- 1983-06-29 JP JP58119204A patent/JPS6010658A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140581A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Semiconductor resistance element |
| JPS528783A (en) * | 1975-07-10 | 1977-01-22 | Nec Corp | Semconductor resistance devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2256949A (en) | Integrated bandgap voltage reference having improved substrate noise immunity | |
| JPS6151421B2 (ja) | ||
| JPH0669080B2 (ja) | 半導体集積回路装置 | |
| US20250029923A1 (en) | Semiconductor device | |
| JPH0127588B2 (ja) | ||
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0548009A (ja) | 半導体装置 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPS5966146A (ja) | 半導体集積回路装置 | |
| JPS5943536A (ja) | 半導体装置 | |
| JPH02264432A (ja) | 半導体装置 | |
| JPH0328829B2 (ja) | ||
| JPS6031262A (ja) | 半導体装置 | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPH05291509A (ja) | 半導体集積回路装置 | |
| JPH08306796A (ja) | 半導体装置 | |
| JPH03204973A (ja) | 半導体装置の製造方法 | |
| JPS60214553A (ja) | バイポ−ラ集積回路装置 | |
| JPH0691449B2 (ja) | レベル判定回路 | |
| JPS61269372A (ja) | 半導体装置 | |
| JPH05206278A (ja) | 半導体装置 | |
| JPS59172248A (ja) | 半導体集積回路装置 | |
| Tsuchiya et al. | A BI/CMOS ANALOG MASTER CHIP WITH VERSATILE MACRO-CELLS | |
| JPS60145651A (ja) | 半導体集積回路の抵抗形成方法 | |
| JPH0244153B2 (ja) |