JPS60120573A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPS60120573A JPS60120573A JP58229526A JP22952683A JPS60120573A JP S60120573 A JPS60120573 A JP S60120573A JP 58229526 A JP58229526 A JP 58229526A JP 22952683 A JP22952683 A JP 22952683A JP S60120573 A JPS60120573 A JP S60120573A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- integrated circuit
- circuit device
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
との発明は絶縁ゲート型トランジスタ等を有する集積回
路装置の製造方法に関するものである。
路装置の製造方法に関するものである。
従来絶縁ゲート型電界効果トランジスタ（以下ＭＯ８Ｆ
ＥＴ と称する。）を有する集積回路の製造方法におい
ては、半導体基体の表面を均一に酸化して酸化珪素膜を
成長しこの酸化珪素膜上に窒化珪素膜を成長し、この窒
化珪素膜上にドレイン、ソース領域を形成すべき部分を
フォト−エッチし、露出せられる窒化珪素膜を除去して
、この除去部分に不純物をイオン打ち込みした後、フォ
ト・レジストを除去し表面を酸化して厚い酸化珪素膜を
成長し、電極間の阻止層（以下チャンネル・ストッパー
と称する。）としていた。
ＥＴ と称する。）を有する集積回路の製造方法におい
ては、半導体基体の表面を均一に酸化して酸化珪素膜を
成長しこの酸化珪素膜上に窒化珪素膜を成長し、この窒
化珪素膜上にドレイン、ソース領域を形成すべき部分を
フォト−エッチし、露出せられる窒化珪素膜を除去して
、この除去部分に不純物をイオン打ち込みした後、フォ
ト・レジストを除去し表面を酸化して厚い酸化珪素膜を
成長し、電極間の阻止層（以下チャンネル・ストッパー
と称する。）としていた。
従ってか＼る従来のＭＯ８型半導体製造方法においては
、フォト−エッチし露出せられる窒化珪素膜を除去する
際除去工程で発生する汚れ、ゴミ等が付着し、次のイオ
ン打ち込み時の障害となる欠点がある。
、フォト−エッチし露出せられる窒化珪素膜を除去する
際除去工程で発生する汚れ、ゴミ等が付着し、次のイオ
ン打ち込み時の障害となる欠点がある。
この発明の目的は、耐酸化性膜たとえば窒化珪素膜を除
去せずに窒化珪素膜除去時のゴミによるパターン形成不
良をなくすＭＯＳ型等の集積回路装置の製造方法を提供
することにある。
去せずに窒化珪素膜除去時のゴミによるパターン形成不
良をなくすＭＯＳ型等の集積回路装置の製造方法を提供
することにある。
この発明の集積回路の製造方法は選択酸化用の阻止層と
して用いる窒化珪素膜を除去する前に、チャンネル番ス
トッパーとなる不純物イオンを打ち込みその後窒化珪素
膜を除去する。そのため窒化珪素膜を除去した後チャン
ネル・ストッパーとなる不純物をイオン打ち込みする従
来方法に比べ、窒化珪素膜除去時に発生するゴミ、汚れ
等によるパターン形成不良を発生することがない。
して用いる窒化珪素膜を除去する前に、チャンネル番ス
トッパーとなる不純物イオンを打ち込みその後窒化珪素
膜を除去する。そのため窒化珪素膜を除去した後チャン
ネル・ストッパーとなる不純物をイオン打ち込みする従
来方法に比べ、窒化珪素膜除去時に発生するゴミ、汚れ
等によるパターン形成不良を発生することがない。
次にこの発明の実施例につき図を用いて説明する。
従来のＭＯ８型半導体製造方法を第１図Ａ−Ｇに示す。
従来方法によれば半導体基体１を高温雰囲気中で酸化し
厚さ０．１ミクロン程度の酸化珪素膜２を形成した後（
第１図Ａ）、気相成長法で厚さ０．１５ミクロン程度の
窒化珪素膜３を生成する（第１図Ｂ）。次にイオン打ち
込み用マスクとしてフォトエツチング法によシ、厚さ１
ミクロン程度のフォト・レジスト４を得る（第１図Ｃ）
。この後、プラズ々エツチング法によシフオドレジスト
４が覆っていない部分の窒化珪素膜を除去しく第２図Ｄ
）、チャンネル拳ストッパーとなる不純物イオン打ち込
みして打ち込まれた領域５を得る（第１図Ｅ）。
厚さ０．１ミクロン程度の酸化珪素膜２を形成した後（
第１図Ａ）、気相成長法で厚さ０．１５ミクロン程度の
窒化珪素膜３を生成する（第１図Ｂ）。次にイオン打ち
込み用マスクとしてフォトエツチング法によシ、厚さ１
ミクロン程度のフォト・レジスト４を得る（第１図Ｃ）
。この後、プラズ々エツチング法によシフオドレジスト
４が覆っていない部分の窒化珪素膜を除去しく第２図Ｄ
）、チャンネル拳ストッパーとなる不純物イオン打ち込
みして打ち込まれた領域５を得る（第１図Ｅ）。
次にレジスト４の除去を行なった後（第１図Ｆ）、酸化
雰囲気中にて酸化し、厚さ１ミクロン程度の酸化珪素膜
６１に得る（第１図Ｇ）。
雰囲気中にて酸化し、厚さ１ミクロン程度の酸化珪素膜
６１に得る（第１図Ｇ）。
しかしながら、このような従来の買化珪素膜３を除去し
ｆｃ後に不純物イオン打ち込みを行なう方法においては
、窒化珪素膜３除去時にゴミ、汚れ等の発生が多く、そ
の為イオン打ち込み時の障害となシバターン形成不良を
起こしていた。
ｆｃ後に不純物イオン打ち込みを行なう方法においては
、窒化珪素膜３除去時にゴミ、汚れ等の発生が多く、そ
の為イオン打ち込み時の障害となシバターン形成不良を
起こしていた。
これに対して第２図に示す本発明の実施例によれば、従
来の窒化珪素膜３を除去する前にチャンネル−ストッパ
ー用不純物イオン打ち込みする為窒化珪素膜除去時のゴ
ミ、汚れによるイオン打ち込み時の障害を防ぐことがで
きパターン形成不良を発生することがない。
来の窒化珪素膜３を除去する前にチャンネル−ストッパ
ー用不純物イオン打ち込みする為窒化珪素膜除去時のゴ
ミ、汚れによるイオン打ち込み時の障害を防ぐことがで
きパターン形成不良を発生することがない。
第２図Ａ、 Ｂ、 Ｃの工程内はそれぞれ第１図Ａ。
Ｂ、 Ｃの工程と同じである。しかし第２図りの工程で
窒化珪素膜３は除去しないで、被着した状態でこの窒化
珪素膜３を通してイオン注入を行いチャンネルストッパ
ー領域５を形成する。ししかる後に窒化珪素膜３を選択
的に除去する（第２図ｆｉｉ）。
窒化珪素膜３は除去しないで、被着した状態でこの窒化
珪素膜３を通してイオン注入を行いチャンネルストッパ
ー領域５を形成する。ししかる後に窒化珪素膜３を選択
的に除去する（第２図ｆｉｉ）。
その後第２図Ｆおよび第２図ｑの工程はそれぞれ第１図
Ｆおよび第１図Ｇの工程と同じである。
Ｆおよび第１図Ｇの工程と同じである。
上述の実施例において窒化珪素膜を１史用して戊明した
が窒化珪素膜の代わシに他の絶縁膜、たとえば酸化アル
ミニウム膜等の熱酸化に不活性な絶縁膜を用いても本発
明は実施されえる。
が窒化珪素膜の代わシに他の絶縁膜、たとえば酸化アル
ミニウム膜等の熱酸化に不活性な絶縁膜を用いても本発
明は実施されえる。
第１図は従来技術を示す断面図であシ、第２図は本発明
の実施例を示す断面図である。 図中、１・・・・・・シリコン基体、２・・・・・・酸
化珪素膜、３・・・・・・窒化珪素膜、４・・・・・・
フォト・レジスト、５・・・・・・イオン打ち込み領域
、６・・・・・・酸化珪素膜。 く 第 （１） ０ ＬＬＩ ＬＬ ６ く ロ Ｏ０ ＬＬＩＬＬ も
の実施例を示す断面図である。 図中、１・・・・・・シリコン基体、２・・・・・・酸
化珪素膜、３・・・・・・窒化珪素膜、４・・・・・・
フォト・レジスト、５・・・・・・イオン打ち込み領域
、６・・・・・・酸化珪素膜。 く 第 （１） ０ ＬＬＩ ＬＬ ６ く ロ Ｏ０ ＬＬＩＬＬ も
Claims (1)
- 部分的に半導体基板上を被覆した耐酸化性膜マスクとし
て選択酸化しかつ該耐酸化性膜で被覆した以外の領域に
チャンネルストッパーとしての不純物を含有する半導体
集積回路装置の製造方法において、該耐酸化性膜上のフ
ォトレジストをマスクとして、その直下の該耐酸化性膜
を通して半導体基板表面に該チャンネルストッパーとし
ての不純物をイオン注入する工程と、しかる後肢フォト
レジストをマスクとして該耐酸化性膜を選択物にエツチ
ングする工程とを含む事を特徴とする集積回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229526A JPS60120573A (ja) | 1983-12-05 | 1983-12-05 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229526A JPS60120573A (ja) | 1983-12-05 | 1983-12-05 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60120573A true JPS60120573A (ja) | 1985-06-28 |
Family
ID=16893547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58229526A Pending JPS60120573A (ja) | 1983-12-05 | 1983-12-05 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60120573A (ja) |
-
1983
- 1983-12-05 JP JP58229526A patent/JPS60120573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0392642A1 (en) | Method of filling with a metal layer a recess formed in an integrated circuit chip | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS60120573A (ja) | 集積回路装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JPH0123951B2 (ja) | ||
| JPS6159675B2 (ja) | ||
| JPH0257701B2 (ja) | ||
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0522387B2 (ja) | ||
| JPH0117256B2 (ja) | ||
| JPH024138B2 (ja) | ||
| JPH0653493A (ja) | 半導体装置 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPS63288044A (ja) | 半導体装置 | |
| JPS632349A (ja) | 半導体装置の製造方法 | |
| JPH03149837A (ja) | 半導体装置の製造方法 | |
| JPH06283676A (ja) | 半導体装置の製造方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) |