JPS6014331A - 固定記憶装置の処理方式 - Google Patents
固定記憶装置の処理方式Info
- Publication number
- JPS6014331A JPS6014331A JP12023283A JP12023283A JPS6014331A JP S6014331 A JPS6014331 A JP S6014331A JP 12023283 A JP12023283 A JP 12023283A JP 12023283 A JP12023283 A JP 12023283A JP S6014331 A JPS6014331 A JP S6014331A
- Authority
- JP
- Japan
- Prior art keywords
- fixed storage
- rom
- storage device
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は固定記憶装置の処理方式の改良に関するもので
ある。
ある。
（背景技術）
近年、固定記憶装置（リードオンリメモリ。
ＲＯＭ ）の大容量化に伴い、処理速度の向上を意図し
て、かかる固定記憶装置の番地指定線（一般にアドレス
ライン）を並列に配設する場合があるが、そのアドレス
ラインの本数の増大は著しいものがある。
て、かかる固定記憶装置の番地指定線（一般にアドレス
ライン）を並列に配設する場合があるが、そのアドレス
ラインの本数の増大は著しいものがある。
たとえば、ｌメガビットのＲＯＭであればそのアドレス
ラインは、ｌステップをｒピッ占ると、１９本（２１９
）必要となり、機器の配線容量の増大を招くことになる
。
ラインは、ｌステップをｒピッ占ると、１９本（２１９
）必要となり、機器の配線容量の増大を招くことになる
。
一方、中央演算処理装置（ＣＰＵ ）にとって、その制
御を行うマイクロインストラクションについては高速で
動作することが要求されるのに対し、ＲＯＭ中にあるデ
ータについては必ずしも高速で読み出すことは要求され
ず、たとえば漢字パターンのような情報はプリンタなど
の出力装置などの機械的スピードで決定される場合が多
い。
御を行うマイクロインストラクションについては高速で
動作することが要求されるのに対し、ＲＯＭ中にあるデ
ータについては必ずしも高速で読み出すことは要求され
ず、たとえば漢字パターンのような情報はプリンタなど
の出力装置などの機械的スピードで決定される場合が多
い。
（目 的）
本発明は上記の点に鑑みて成されたものであって、その
目的は、同一のＲＯＭの前半にマイクロインストラクシ
ョンを割当て、後半にデータを格納し、ＣＰＵからのア
ドレスを受けて先ずマイクロインストラクションを出力
し、次に同一ライン上にデータを出力するようにして、
処理速度を低下させることなくアドレスラインの本数を
減少させるようにした固定記憶装置の処理方式を提供す
ることにある。
目的は、同一のＲＯＭの前半にマイクロインストラクシ
ョンを割当て、後半にデータを格納し、ＣＰＵからのア
ドレスを受けて先ずマイクロインストラクションを出力
し、次に同一ライン上にデータを出力するようにして、
処理速度を低下させることなくアドレスラインの本数を
減少させるようにした固定記憶装置の処理方式を提供す
ることにある。
ここで、ＣＰＵはアドレス出力時にデータをリクエスト
しているのかインストラクションをリクエストしている
のかわかっているから、取り出すタイミングを変えてや
る事で所望のＲＯＭ情報を読み出すことができる。
しているのかインストラクションをリクエストしている
のかわかっているから、取り出すタイミングを変えてや
る事で所望のＲＯＭ情報を読み出すことができる。
（実施例）
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示し、図中、Ｒ，ＯＭＡＡ
は、中央演算処理装置ＣＰＵからのアドレス信号ＡＤを
受けて番地の７つを選択するアドレスデコーダ部、ＲＯ
Ｍ／はマイクロインストラクションが格納されている第
１のＲ，０Ｍ部、ＲＯＭｔ２は漢字パターン等のデータ
が格納されている第λのＲＯＭ部である。Ｏ８はアドレ
ス信号の切換わりを検知し、アドレス信号が一定時間内
において変化するときにはレベルを出力し、一定時間以
上にわたって変化しないときには高レベルを出力するワ
ンショット回路、Ｌ／はかかるワンショット回路Ｏ８の
出力が高レベルのときにＲＯＭ ２出力をラッチするラ
ッチ回路、ＯＵＴはＲＯＭ／出力後にラッチ回路Ｌ／（
３） の出力を得て同一ラインＤＴ上に出力する出力部である
。
は、中央演算処理装置ＣＰＵからのアドレス信号ＡＤを
受けて番地の７つを選択するアドレスデコーダ部、ＲＯ
Ｍ／はマイクロインストラクションが格納されている第
１のＲ，０Ｍ部、ＲＯＭｔ２は漢字パターン等のデータ
が格納されている第λのＲＯＭ部である。Ｏ８はアドレ
ス信号の切換わりを検知し、アドレス信号が一定時間内
において変化するときにはレベルを出力し、一定時間以
上にわたって変化しないときには高レベルを出力するワ
ンショット回路、Ｌ／はかかるワンショット回路Ｏ８の
出力が高レベルのときにＲＯＭ ２出力をラッチするラ
ッチ回路、ＯＵＴはＲＯＭ／出力後にラッチ回路Ｌ／（
３） の出力を得て同一ラインＤＴ上に出力する出力部である
。
第２図は第１図示の装置の動作タイミングを示すタイミ
ングチャートであり、一定時間ごとにアドレス信号ＡＤ
の内容Ａ。−Ａ１７が変化している時は、ワンショット
回路Ｏ８は低レベルを保ち、従ってデータラインＤＴに
は信号Ｄ／で示すようにマイクロインストラクションの
みが出力される。他方、アドレス信号ＡＤが一定時間以
上にわたって同一内容のアドレスを出力していると、そ
の旨をワンショット回路Ｏ８で検知し、Ｏ８出力が高レ
ベルになり、ＲＯＭ−の情報り、２がＲＯＭ／情報Ｄ／
にりれて出力される。従って、中央演算処理装置ｔ Ｃ
ＰＵではマイクロ命令を実行中はアドレスを高速で変化
させ、データを呼びたい時は一定時間待機しているのみ
でかかるデータを呼べることになり、信号ラインの本線
を減少しても処理速度を向上させることができる。
ングチャートであり、一定時間ごとにアドレス信号ＡＤ
の内容Ａ。−Ａ１７が変化している時は、ワンショット
回路Ｏ８は低レベルを保ち、従ってデータラインＤＴに
は信号Ｄ／で示すようにマイクロインストラクションの
みが出力される。他方、アドレス信号ＡＤが一定時間以
上にわたって同一内容のアドレスを出力していると、そ
の旨をワンショット回路Ｏ８で検知し、Ｏ８出力が高レ
ベルになり、ＲＯＭ−の情報り、２がＲＯＭ／情報Ｄ／
にりれて出力される。従って、中央演算処理装置ｔ Ｃ
ＰＵではマイクロ命令を実行中はアドレスを高速で変化
させ、データを呼びたい時は一定時間待機しているのみ
でかかるデータを呼べることになり、信号ラインの本線
を減少しても処理速度を向上させることができる。
（効 果）
以上から明らかなように、本発明によれば、同（４’）
−のＲＯＭの前半にマイクロインストラクションを割当
て、後半にデータを格納し、ＣＰＵからのアドレスを受
けて先ずマイクロインストラクションを出力し、次に同
一ライン上にデータを出力するようにして、処理速度を
低下させることなくアドレスラインの本線を減少させる
ことができる。
て、後半にデータを格納し、ＣＰＵからのアドレスを受
けて先ずマイクロインストラクションを出力し、次に同
一ライン上にデータを出力するようにして、処理速度を
低下させることなくアドレスラインの本線を減少させる
ことができる。
第１図は本発明の／実施例を示すブロック線図、第２図
はその動作説明用のタイミングチャートである。 ＲＯＭＡ・・・アドレスデコーダ部、 ＲＯＭ／・・・マイクロインストラクション格納部、Ｒ
ＯＭ、２・・・データ格納部、 Ｏ８・・・ワンショット回路、 Ｌ／・・・ラッチ回路１ ＯＵＴ・・・出力部。 特許出願人 キャノン株式会社 ＜Ｓ＞ 第１図 第２図 ＡＯ〜ＡＩ７ ゜５ １ Ｌ し −呻１１１曜■馳―
はその動作説明用のタイミングチャートである。 ＲＯＭＡ・・・アドレスデコーダ部、 ＲＯＭ／・・・マイクロインストラクション格納部、Ｒ
ＯＭ、２・・・データ格納部、 Ｏ８・・・ワンショット回路、 Ｌ／・・・ラッチ回路１ ＯＵＴ・・・出力部。 特許出願人 キャノン株式会社 ＜Ｓ＞ 第１図 第２図 ＡＯ〜ＡＩ７ ゜５ １ Ｌ し −呻１１１曜■馳―
Claims (1)
- 複数の異る用途に応じて記憶された情報を指定されたア
ドレスに従って、各別の目的に対応して時分割の形態で
出力することを特徴とする固定記憶装置の処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12023283A JPS6014331A (ja) | 1983-07-04 | 1983-07-04 | 固定記憶装置の処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12023283A JPS6014331A (ja) | 1983-07-04 | 1983-07-04 | 固定記憶装置の処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014331A true JPS6014331A (ja) | 1985-01-24 |
Family
ID=14781121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12023283A Pending JPS6014331A (ja) | 1983-07-04 | 1983-07-04 | 固定記憶装置の処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02190853A (ja) * | 1989-01-20 | 1990-07-26 | Fuji Photo Film Co Ltd | ハロゲン化銀カラー写真感光材料の処理方法 |
-
1983
- 1983-07-04 JP JP12023283A patent/JPS6014331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02190853A (ja) * | 1989-01-20 | 1990-07-26 | Fuji Photo Film Co Ltd | ハロゲン化銀カラー写真感光材料の処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317427B1 (en) | Method and apparatus for adaptive port buffering | |
| US4870572A (en) | Multi-processor system | |
| JPS6014331A (ja) | 固定記憶装置の処理方式 | |
| JPH0630063B2 (ja) | マイクロプロセッサ | |
| JP3060812B2 (ja) | 情報処理装置 | |
| KR970022704A (ko) | Cd-rom 구동 시스템의 고속 메모리 제어회로 및 그 방법 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JP2853736B2 (ja) | クラスタ番号変換回路 | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JPS61239341A (ja) | メモリビジ−チエツク方式 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| KR0185938B1 (ko) | 호스트 인터페이스방법 및 그 장치 | |
| JPH02110758A (ja) | Ｄｍａ転送方式 | |
| JP2972568B2 (ja) | バス拡張装置 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPH10312356A (ja) | データ転送装置 | |
| JPH06309272A (ja) | メモリアクセス方法 | |
| JPH01169645A (ja) | メモリ装置 | |
| JPH0745088A (ja) | Ｐｒｏｍアクセス回路 | |
| JPH04367043A (ja) | メモリ制御装置 | |
| JPH0218638A (ja) | データ制御システム | |
| JPH0376504B2 (ja) | ||
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH05143283A (ja) | データ速度変換装置 |